21ic电子技术开发论坛 › 综合技术交流 › 新手园地 › ARMv8中的Non-cacheable transaction
返回列表 发新帖我要提问

ARMv8中的Non-cacheable transaction

[复制链接]
 楼主| 一亚麻怡 发表于 2018-9-8 16:58 | 显示全部楼层 |阅读模式
action, ransac, trans, BLE, CACHE
在CA53的TRM中，关于ACE transfer有以下描述
For Non-cacheable transactions:
• INCR N (N:1, 2, or 4) 128-bit for write transfers.
想请教一下，CPU中执行什么样的指令，会在总线上产生 INCR4 128bit的write transfer
多谢！
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

一亚麻怡

404

主题

404

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
一亚麻怡

404

主题

404

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部