21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › 时钟分压输出
返回列表 发新帖我要提问

时钟分压输出

[复制链接]
 楼主| wolfskin 发表于 2021-1-24 19:34 | 显示全部楼层 |阅读模式
时钟, 晶振, FPGA, PGA, 电阻
请教一个问题，我有一个5V有源晶振，想输出3.3V时钟波形给FPGA，我将5V晶振的时钟输出端经过电阻分压，然后可以达到一个3.3V的时钟波形，请教，这样做是否可靠？如果不好的话，能帮分析一下不建议这样做的原因吗？请教各位！！！
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wolfskin

90

主题

212

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
wolfskin

90

主题

212

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部