[FPGA] 请教一个很低级的问题

[复制链接]
 楼主| chen3ten 发表于 2021-4-7 17:16 | 显示全部楼层 |阅读模式
ge, edge, ST, RS, POS, se
本帖最后由 chen3ten 于 2021-4-7 17:21 编辑

always @(posedge clk or negedge rst)
begin

if(rst==1'b0)
  xx_reg<=0;
end

end

前面当clk的上升沿,如果rst==1'b0  这是同步复位,这个没疑问

or后面,在rst的下降沿 判断rst自己的状态,这里有很大的疑问啊

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| chen3ten 发表于 2021-4-8 14:26 | 显示全部楼层
always@(posedge clk or negedge rst_n)
begin
        if (rst_n == 1'b0)
                xx_reg <= 1'd0;
        else
                xx_reg <= 1'd1;
end


这段代码通过看RTL图,实际是不存在,在rst下降沿判断rst自身状态的不确定性

实际也不存在“同步复位”,完全是“异步复位”


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

17

主题

35

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

17

主题

35

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部