设置的芯片引脚间距过小，报警怎么办“？

板子上有 单片机AVR ATMEGA16，用的是QFP封装，间距e=0.8mm,B=0.3~0.45
导入pcb就会报警。

请问针对这样的问题如何处理。

谢谢！

0.8 间距, 根本不算密, 你的 QFP 封装的引脚太宽了, 修改一下, 改细点

把规则里面焊盘到焊盘间的距离改小点或去掉就好了

3# 迷失自我
我用的是altium。找了半天没有设置到。

规则里面画板都应该设置的几个地方

5# 迷失自我
谢谢你的热心帮助。

我估计还有其它原因。

连封装尺寸比较大的CD4051的引脚都显示绿色x。

你先点那个DRC ERROR看看到底是什么ERROR，然后再去改rule，要有针对性。

改封装 ，把脚改细，并加长
影响焊接效果的不是脚的宽度 而是脚的长度

可以忽略局部错误啊，如果你确定自己的封装正确的话！

请问一下在AD中有局部忽略吗？在哪里设置的，我怎么没有看到过啊？ 9# gudujiangren

我发现在AD6.9里面没有这个hole to hole clearance的设置啊
5# 迷失自我

学习

减小设置元件引脚间距就行了file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/415987607/QQ/WinTemp/RichOle/C4PYRV$7A(%6067T%7DMO%609M4E6.jpg

如图，把引脚间距改小就可以了默认是10mil，改成5个mil就不会显示绿色的了

在设计规则RULE中的Clearance中增加设计规则！

太感谢了！学了！

太好了学习了

在pcb中，按T ,M就直接可以忽略了，前提是你确定你的封装木有问题

深圳市邦尔科技有限公司专业为国内外客户提供高质量PCB LAYOUT解决方案，本公司多名工程师曾担任ZTE、GIONEE、兴森快捷等知名企业和专业PCB方案设计公司的LAYOUT工程师，拥有多年的高速PCB LAYOUT设计经验，精通智能手机、网络产品、通信产品、电脑主板、显卡、高速背板、TI DSP系列产品、ARM7&ARM9系列产品等高速多层高密度PCB布局布线设计，快速高效解决PCI、CPCI、PCI-EXPRESS、SATA&SATAII 、10GHz高速差分信号、DDR&DDRII&DDRIII、 SDRAM 800M高速布线，能为客户提供原理图制作、高速信号完整性分析、建立原理图库和PCB库、PCB Layout设计、板极EMC设计和PCB生产制造一条龙服务。