|
3V与5V混合系统中逻辑器接口问题 <br />3V与5V混合系统中逻辑器接口问题1 引言近年来，随着便携式数字电子产品棗笔记本计算<br /><br />机、数字式移动电话、寻呼机、手持式测试仪表等的迅速发展，要求使用体积小、功耗低、<br /><br />电池耗电小的器件，数字系统的工作电压已经从5V降至3V甚至更低（例如2.5V和1.8V标准的<br /><br />引进）。但是目前仍有许多5V电源的逻辑器件和数字器件可用，因此在许多设计中3V（含<br /><br />3.3V）逻辑系统和5V逻辑系统共存，而且不同的电源电压在同一电路板中混用。随着更低电<br /><br />压标准的引进，不同电源电压逻辑器件间的接口问题会在很长一段时间内存在。本文讨论的<br /><br />是使用TTL和CMOS的3V和5V系统中逻辑器件间接口的基本概念和电路实例。理解了这些概念<br /><br />可避免不同电压的逻辑器件接口时出现的问题和保证所设计的电路数据传输的可靠性。 2 <br /><br />逻辑电平不同，接口时出现的问题在混合电压系统中，不同电源电压的逻辑器件相互接口时<br /><br />会存在以下3个主要问题：加到输入和输出引脚上允许的最大电压的限制问题；两个电源间<br /><br />电流的互串问题；必须满足的输入转换门限电平问题。器件对加到输入脚或输出脚的电压通<br /><br />常是有限制的。这些引脚有二极管或分离元件接到VCC。如果接入的电压过高，则电流将会<br /><br />通过二极管或分离元件流向电源。例如3V器件的输入端接上5V信号，则5V电源将会向3V电源<br /><br />充电。持续的电流将会损坏二极管和电路元件。在等待或掉电方式时，3V电源降落到0V，大<br /><br />电流将流通到地，这使总线上的高电压被下拉到地，这些情况将引起数据丢失和元件损坏。<br /><br />必须注意的是：不管是在3V的工作状态或是0V的等待状态都不允许电流流向VCC。另外用5V<br /><br />的器件来驱动3V的器件有很多不同情况，同样TTL和CMOS间的转换电平也存在不同情况。驱<br /><br />动器必须满足接收器的输入转换电平，并要有足够的容限和保证不损坏电路元件。以上问题<br /><br />在详细地分析一些具体电路后便会很清楚。 3 可用5V容限输入的3V逻辑器件3V的逻辑器件<br /><br />可以有5V输入容限的器件是LVC、LVT、ALVT、LCX、LVX、LPT和FCT3等系列。此外，还有不<br /><br />带总线保持输入的飞利浦ALVC器件也是5V容限。 3.1 ESD保护电路为了说清楚为什么3V器<br /><br />件可以有5V的输入容限，首先介绍逻辑电路输入端的静电放电（ESD）保护电路的工作原<br /><br />理。实际上数字电路的所有输入端都有一个静电放电（ESD）保护电路，如图1（a）所示。<br /><br />传统的CMOS电路通过接地的二极管D1、D2对负向高电压限幅而实现保护，正向高电压则由二<br /><br />极管D3钳位。这种电路的缺点是为了防止电流流向VCC电源，最大的输入电压被限制在<br /><br />VCC+0.5V。对VCC为3V的器件来说，当输入端直接与大多数5V器件输出端接口时允许的输入<br /><br />电压会太低。大多数5V系统加到输入端的电压可达3.6V以上。有些3V系统电路可以使用两个<br /><br />MOS场效应管或晶体管T1、T2代替图1（a）中的D1、D2二极管，如图1（b）所示。T1、T2的<br /><br />作用相当于快速齐纳二极管对高电压限幅。由于去掉了接到VCC的二极管D3，因此最大输入<br /><br />电压不受VCC的限制。典型情况下，这种电路的击穿电压在7~10V之间，因此可以适合任何5V<br /><br />系统的输入电压。 （a） 传统的ESD保护电路，输入电压被限制在VCC+0.5V （b） 改进的<br /><br />ESD保护电路，输入电压不受VCC限制图1 CMOS ESD保护电路 由上分析可知，改进后具有<br /><br />ESD保护电路的3V系统的输入端可以与5V系统的输出端接口。 3.2 总线保持电路总线保持<br /><br />电路就是有一个MOS场效应管用作上拉或下拉器件，在输入端浮空（高阻）的情况下保持输<br /><br />入端处于最后有效的逻辑电平。图2（a）中的电路为一LVC器件总线保持电路的例子。在该<br /><br />例子中制造商采取了改进措施而使其输入端具有5V的容限。其基本原理如下：P沟道MOS场效<br /><br />应管T1具有一个内在的寄生二极管，它连接在漏极和衬底之间，通常源极与衬底是连在一起<br /><br />的，这就限制了输入电压不能高于VCC+0.5V。现在的措施是用常闭接点S1将源极与衬底相<br /><br />连，当输入端电压比VCC高0.5V时，比较器使S2闭合，S1断开，输入端电流不会通过二极管<br /><br />流向VCC而使输入具有5V的容限。图2（b）是LVT和ALVT器件总线保持电路的例子。这种电路<br /><br />用了一个串联的肖特基二极管D，这样就消除了从输入到VCC的电流通路，从而可以承受5V输<br /><br />入电压。对于3V的总线保持LVC、LVT和ALVT系列器件可以承受5V的输入电压。但对于3V的<br /><br />ALVC、VCX等系列器件则不能，它们的输入电压被限制在VCC+0.5V。 （a） 在LVC总线保持<br /><br />电路中，当输入电压上升超过VCC时，比较器使S1开路，消除了至VCC的电流通路 （b） LVT<br /><br />和ALVT器件，反向偏置的肖特基二极管断开了到VCC的电流通路图2 具有总线保持电路的输<br /><br />入端 下面讨论输出端的情况。图3是用于3V CMOS器件的输出电路的简化形式。当输出端电<br /><br />压高于VCC 0.5V（二极管压降）时，P沟道MOS场效应管T1的内部二极管会形成一条从输出端<br /><br />到VCC的电流通路。所以这种电路在与5V器件相接时需要加保护电路。 图3 简化的CMOS输出<br /><br />级 图4是一种带保护电路的CMOS器件输出电路。当输出端电压高于VCC时，比较器使S1开<br /><br />路，S2闭合，使电流通路消失，这样在三态方式时就能与5V器件相接。 图4 带保护电路的<br /><br />CMOS输出端 3.3 biCMOS输出电路LVT和ALVT器件的biCMOS输出电路如图5所示。它用双极<br /><br />NPN晶体管和CMOS场效应管来获得输出电压摆幅达到电源电压的要求。电流不会通过NPN双极<br /><br />晶体管T1回流到VCC，但在P沟道MOS场效应管中的内在二极管仍然会形成一条从输出端到VCC<br /><br />的电流通路（为了简化，图5中没有画出该二极管）。因此这种电路不能接高于VCC的电<br /><br />压。 图5 biCMOS输出电路对图5电路所加的保护电路，如图6所示。增加了反向偏置的肖特<br /><br />基二极管D1，用以防止电流从输出端流到VCC。为了简化，图中没有画出双极晶体管。图6中<br /><br />的输出端与5V驱动器共用一条总线。在三态方式时，电路可以得到保护。当出现总线争夺即<br /><br />两个驱动器都以高电平驱动总线时，比较器将P沟道MOS场效应管T1断开。当3V器件处于等待<br /><br />方式而3V电源为0时，比较器和肖特基二极管D1可以起保护作用。 图6 用比较器和反向偏置<br /><br />的肖特基二极管保护3V器件的输出端 4 3V、5V混合系统中不同电平器件接口的4种情况为<br /><br />了保证在混合电压系统中数据交换的可靠性，必须满足输入转换电平的要求，但又不能超过<br /><br />输入电压的限度。图7就是各种转换电平的例子：TTL电平 输入高电平VIH 2V以上；输入低<br /><br />电平VIL 0.8V以下。CMOS电平 VIH为0.7×VCC以上；VIL为0.3×VCC以下。 图7 TTL及CMOS<br /><br />器件的转换电平例如VCC为5V±0.5V的系统，CMOS的输入电压VIH至少是3.85V，而VIL必须小<br /><br />于1.35V。在3V/5V混合系统的设计中，必须讨论以下4种信号电平的配置：· 5V <br /><br />TTL输出驱动3V TTL输入； · 3V输出驱动5V TTL输入； · 5V CMOS输出驱动<br /><br />3V TTL输入； · 3V输出驱动5V CMOS输入。 （1）通常，5V TTL器件可以驱动3V <br /><br />TTL输入，因为典型双极晶体管的输出并不能达到电源电压幅度。当一个5V器件的输出为高<br /><br />电平时，内部压降限制了输出电压。典型情况是VCC－2VBE，即约3.6V。这样工作通常不会<br /><br />引起5V电源的电流流向3V电源。但是，因为驱动器结构会有所不同，因此必须控制驱动器的<br /><br />输出不宜超过3.6V以防万一。（2）用3V器件驱动5V TTL的输入端应当是没有困难的。不管<br /><br />是CMOS或biCMOS器件，3V器件实际上能输出3V摆幅的电压。对5V TTL输入的高电平2V门限是<br /><br />容易满足的。（3）当用5V CMOS器件来驱动3V TTL输入时，必须小心选择。要选用的3V接收<br /><br />器件应具有5V的容限。（4）前面曾谈到3V输出可以驱动5V TTL器件输入，但要注意对5V <br /><br />CMOS器件的输入来说情况却大不一样。应该记住3V输出是不能可靠地驱动5V CMOS输入的。<br /><br />在最坏的情况下，当VCC=5.5V时所要求的VIH至少是3.85V，而3V器件是不能达到的。5 两种<br /><br />电平移位器件上面讨论了不同电平器件接口的4种情况，那么对于第4种情况该怎么办？这里<br /><br />介绍两种电平移位器件可以解决类似问题。（1）双电源电平移位器74LVC424574LVC4245是<br /><br />一种双电源的电平移位器，如图8所示。5V端用5V电源作为VCCA，而3V端则用3V作为VCCB。<br /><br />它的功能类似于常用的收发器74LVC245，所不同的是用两个电源而不是一个电源。<br /><br />74LVC4245的电平移位在其内部进行。双电源能保证两边端口的输出摆幅都能达到满电源幅<br /><br />值，并且有很好的噪声抑制性能。因此该器件用来驱动5V CMOS器件的输入是很理想的。它<br /><br />的缺点是增加了功耗。 图8 74LVC4245电平移位器（2）74LVC07较为简单的一种电平移位器<br /><br />件是74LVC07。它使用一个漏极开路缓冲器去驱动5V CMOS器件的输入，如图9所示。它的输<br /><br />出端由一个上拉电阻R接到5V电源。 图9 74LVC07电平移位器6 结论5V器件能和3V甚至更低<br /><br />电压的器件共存于一个系统中。这种情况已经存在并将存在相当长的时间。在设计这种系统<br /><br />时要分析其中逻辑器件的接口问题。其关键是理解和运用以上讨论的基本概念以保证所设计<br /><br />的电路在不同电压器件间数据传输的可靠性。本文译自Electronic Design. June 12, <br /><br />2000. 作者Mike Magdaluyo是Philips半导体公司逻辑产品部的应用工程师
|
楼主
