[FPGA] 双通道1G@14bit+12G@16bit采集回放电路设计

[复制链接]
 楼主| universaldata 发表于 2023-2-18 12:05 | 显示全部楼层 |阅读模式
双通道1G@14bit+12G@16bit采集回放电路设计原理框图:

主要技术参数:

l ADC/DAC:
l ADC满量程输入功率:+10dBm~+12.7dBm(不同器件和配置参数不同)
l DAC最大输出功率:-2dBm~+4dBm(不同器件和配置参数不同)
l 时钟:HMC7044 + TCXO + VCXO
l 外参考/外时钟:AC耦合,0dBm~6dBm
l 内参考稳定度:±0.05ppm(常温)~±0.5ppm(宽温)
l 外触发(与外参考/外时钟连接器共用):+3.3V或+5V TTL,阻抗10kΩ
l 对外接口:SMA-KHD,阻抗50Ω
公司名称:优数科技有限公司
联系人:王经理
微信:module1066

技术支持:service@udunion.com







本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

10

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部