CW32L010 系统稳定性相关问题?

1.  系统从DeepSleep下唤醒时钟默认为原时钟，如果原时钟频率特别高，是否有存在启动不稳定问题？这个地方目前有没有需要特别注意的地方？
2. 有一个独立看门狗，正常初始化启动IWDT，并且配置DeepSleep下暂停计数，溢出直接复位MCU情况下。
   外部中断唤醒时，假如主时钟启动失败，或者MCU内核工作异常，此时IWDT能否正常启动并且复位MCU (IWDT自动恢复计数的必要条件是什么，是否只需要一个唤醒沿即可,即使mcu核心没启动)？
   

  

1、CW32L010的HSIOSC默认为48MHz，再默认12分频为4MHz HSI。HSIOSC已经是最高工作频率了，且MCU具备时钟启动过程中的时钟稳定检测、起振失败检测，以及时钟运行中失效检测功能，并支持在当前选定的系统时钟源故障后自动进行时钟源切换。因此，如果怀疑MCU时钟工作异常，只需检查HSIOSC 时钟稳定标志位 SYSCTRL_HSI.STABLE 是否被置 1即可。
2、当 MCU 退出深度休眠模式时，IWDT 自动恢复计数。因此只需要一个唤醒条件，不一定是一个唤醒沿，它取决于外部中断唤醒源的特性，比如UART的接收完成中断也可以唤醒 MCU 。

谢谢

pssyx 发表于 2024-11-18 10:25
1、CW32L010的HSIOSC默认为48MHz，再默认12分频为4MHz HSI。HSIOSC已经是最高工作频率了，且MCU具备时钟启 ...

谢谢，我看了CW32系列的规格书，在复位章节，没有一个详细的复位框图，后续是否可以考虑加上。另外 CW32L010 如果设置 NRSTpin 作为复位脚, IWDT复位时，这个复位信号是否会在 NRST pin上体现？ (iwdt复位mcu时，NRST pin上会有一个低电平脉冲)

mcuzhuanyong 发表于 2024-11-18 14:37
谢谢，我看了CW32系列的规格书，在复位章节，没有一个详细的复位框图，后续是否可以考虑加上。另外 CW32L ...

NRST pin是一个外部输入管脚，IWDT复位是MCU的内部复位，所以它的超时复位不会在NRST pin上表现出来的，不会有低脉冲产生！

复位引脚是使MCU复位的

小小蚂蚁举千斤 发表于 2024-11-20 15:24
复位引脚是使MCU复位的

有些MCU 提供给芯片的系统复位信号会在 NRST 引脚上输出，可以利用这个信号进行一些debug. 例如国民的 N32G430，看门狗复位，会将NRST拉低 至少20us

当系统从DeepSleep模式唤醒时，通常会恢复到进入DeepSleep模式之前的时钟配置。如果原时钟频率较高（例如高速外部晶振或PLL倍频后的时钟），可能会存在时钟启动不稳定的问题，高速时钟在启动时可能需要一定的稳定时间，如果时钟源未完全稳定，可能会导致系统工作异常。

高速时钟对电源噪声较为敏感，如果电源在唤醒瞬间存在波动，可能会影响时钟的稳定性。

在唤醒后，建议增加一段时钟稳定时间（例如通过软件延时或硬件等待状态），确保高速时钟完全稳定后再进行后续操作。可以参考芯片手册中关于时钟启动时间的描述，确保时钟稳定时间足够。

如果系统对时钟稳定性要求较高，建议在DeepSleep模式下使用较低频率的时钟（例如低速内部RC振荡器），唤醒后再切换到高速时钟。切换时钟时，确保切换过程是安全的，避免时钟频率突变导致系统异常。

确保电源在唤醒瞬间的稳定性，避免电源噪声对高速时钟的影响。如果系统对电源噪声敏感，可以考虑增加电源滤波电路。

高速时钟在唤醒时可能存在启动不稳定的问题，建议增加时钟稳定时间。如果对时钟稳定性要求较高，可以考虑在DeepSleep模式下使用低速时钟，唤醒后再切换到高速时钟。

IWDT在DeepSleep模式下暂停计数：这意味着在DeepSleep模式下，IWDT不会计数，也不会触发复位。

当系统被外部中断唤醒时，IWDT是否会自动恢复计数，取决于以下条件：

唤醒沿是否满足IWDT恢复计数的条件。如果主时钟启动失败或MCU内核工作异常，IWDT是否能够正常工作。

IWDT的恢复计数通常需要一个有效的唤醒沿（例如外部中断触发）。如果唤醒沿有效，IWDT会自动恢复计数。

mcuzhuanyong 发表于 2024-11-20 17:48
有些MCU 提供给芯片的系统复位信号会在 NRST 引脚上输出，可以利用这个信号进行一些debug. 例如国民的 N3 ...

这个脚也可以调试啊？学到了

非常不错的问题解决过程