IP核无法生成原理图~~

登录 · 发表于 2012-6-14 13:17

XC3S250E，直接掉用里面的一个FIFO IP核，无法生成顶部原理图，调用另外一个DCM，却可以的。

发表于 2012-6-14 13:29

1# seavend0603

为何要这样生成SCH，直接在SCH编辑时加入fifo不就行了？？不明白

发表于 2012-6-14 13:40

2# smolfy

用IP核可以自己修改参数，得到自己想要的FIFO，谢谢！

发表于 2012-6-14 13:59

对原理图完全不懂的人通过～～

发表于 2012-6-14 14:30

4# GoldSunMonkey 老大怎么回事呢我刚接触FPGA不到一星期~~

发表于 2012-6-14 14:36

4# GoldSunMonkey 老大怎么回事呢我刚接触FPGA不到一星期~~
seavend0603 发表于 2012-6-14 14:30

我从来不用这种方式

发表于 2012-6-14 14:40

直接把程序写进去就行了，不用非要生成原理图的！

发表于 2012-6-14 14:43

发表于 2012-6-14 14:45

生成IP后就可以直接用了，自己在软件中找下，画图中就可以直接用

发表于 2012-6-14 16:50

7# gaochy1126

菜鸟这个太复杂了不会~~

发表于 2012-6-14 16:51

9# smolfy

这个确实是真的，不过我还是疑惑，为啥有的IP核可以点生成，有的不可以呢~~

发表于 2012-6-14 20:30

保密呀

发表于 2012-6-14 20:31

楼主能否把能生成的原理图发上来看看

发表于 2012-6-14 21:20

可以的，明天我截图

发表于 2012-6-15 00:01

可以的，明天我截图
mr.king 发表于 2012-6-14 21:20

上面是你的马甲？

发表于 2012-6-15 08:56

上面是你的马甲？
GoldSunMonkey 发表于 2012-6-15 00:01

我没有马甲

登录 · 发表于 2012-6-15 09:05

在工程中用New生成FIFO的IP后,注意它的生成目录,然后关闭ISE,重新打开ISE,在SCH界面Symbols窗口可以在对应IP核目录找到FIFO的符号,拖出来

发表于 2012-6-15 11:21

能不能看到基本逻辑的原理图啊或者门级的图

发表于 2012-6-15 12:06

能的,不过太复杂的,我自认数电精通的看得也晕

发表于 2012-6-15 14:26

能的,不过太复杂的,我自认数电精通的看得也晕
mr.king 发表于 2012-6-15 12:06

谢谢分享～

[CPLD] IP核无法生成原理图~~

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

评分

浏览过的版块

涓涓之细流

缘定三生

技术奇才奖章

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

社区建设奖章

七世轮回

精华达人奖章

湍急之河流