未使用的I/O口与低功耗,抗干扰处理的关系

导致耗流量高于预期值的一个问题是打开输入。为了防止打开输入，请对未使用的 I/O 引脚使用以下解决方案之一：

将未使用的 I/O 切换到输出模式
将未使用的输入连接到 VCC 或 VSS
通过电阻器将未使用的输入连接到 VCC 或 VSS
提示：
将未使用的引脚 Test/Vpp 连接到 VSS (GND) 是一种很好的设计实践。如果将引脚 Test/Vpp 路由到 JTAG 连接器以进行调试，则外部下拉电阻器将提高 EMI/EMC 性能。
===================================================================================

1. 如果 I/O 口有第二功能, 一般 GPIO 会比其他的设定(如AD, Data Bus等)更省电.

2. 通常 output PIN 会比 input PIN 更省电.

3. 如果将 output PIN 保持在低位, 会比保持在高位更省电.

3. 如果 GPIO 有被电路拉高或拉低, 逆势而为通常会比较耗电.



举一个工程师常犯错的例子, 硬件工程师常常会忽略有些 CPU PIN引脚的状态会影响耗电流. 假设硬件工程师选了一根 CPU 的 GPIO port 当做切换某个装置的电源开关, 并定义低电位是切掉电源, 高电位是开启电源, 这样的设计乍看之下没有问题, 如果用来控制电源开关的这根 PIN 引脚的特性是维持低电位时较耗电(比如这根 PIN 在 CPU 内部有上拉电阻, 要把被拉高的电位维持在低电位, 当然需要更多的电), 那么为了关掉这个外部装置的电源, 结果却使CPU 用了较多的电.

未使用的I/O口若处理不当，可能导致功耗增加和抗干扰能力下降。

高速信号回流路径通过未屏蔽引脚引入地平面噪声

未配置的I/O口处于高阻态（Hi-Z），易受外部电压波动或噪声影响，导致漏电流

这是因为模拟输入模式下，I/O口的输入阻抗非常高，几乎不会有电流流过。

浮接状态增加功耗              

在引脚附近放置滤波电容（如10pF~100pF），吸收高频噪声。

缩短走线 + 滤波电容 + 禁用输入缓冲器。

低功耗的处理，不同厂家的芯片处理方式要求不一样。

这个确实不同芯片厂家处理方式不一样，有的芯片就是要配置成输入。

ESD静电通过未保护引脚注入，可能引发CMOS器件闩锁

缩短未使用引脚的走线长度，避免形成天线效应。

未使用I/O口的合理配置是低功耗设计与抗干扰优化的重要环节

误配置为输出且未初始化时，可能输出不确定电平

完全消除漏电流，避免电平浮动。              

单片机支持低功耗模式下输出端口保持电平

将未使用的I/O口设置为模拟输入模式，并外部悬空，也可以降低功耗。

浮动的电平可能被误判为有效信号，导致误中断或功能异常。

在干扰严重的场景中，可结合外部电容滤波，进一步降低噪声影响

将未使用口配置为​​输出低电平​​或​​直接接地​​，利用强驱动能力抑制噪声。