|
10分钟学会PLD设计<br />1 设计输入 <br /> <br />1.1 采用原理图设计三人表决器 <br /> <br />我们根据三人表决器的直值表，可以通过卡诺图化简可以得到：<br />L2=SW1SW2+SW1SW3+SW2SW3<br />L1=_L2<br />那么我们可以在MAX+plusII中用原理图实现上面的三人表决器<br />下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过：<br />（1）打开MAX+plusII<br />（2）新建一个图形文件：File菜单>new<br /><br />新建文件时选择Graphic Editor file<br /> <br />点OK<br /> <br />（3）输入设计文件<br /><br />我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以<br />Symbol ->Enter Symbol（或者双击空白处）<br /><br /> <br /><br />弹出窗口：<br /><br /> <br /><br />在Symbol Name中输入and2，点OK<br />同样可以加入or3、input、output、not<br />对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1<br /><br /> <br /> <br /><br />把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。<br />最后的电路图如下图<br /><br /> <br />（4）保存文件：<br /><br /> <br /><br />保存为majority_voter.gdf,Automatic Extension选.gdf <br />把文件设为当前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILE <br /> <br /> <br /> <br />MAX+PLUS II的标题条将显示新的项目名字<br /><br /> <br /> <br />至此，程序输入就已经完成了<br />（5）检查编译<br /><br />指定下载的芯片型号<br />指定芯片的管脚<br /><br />（参见10分钟学会PLD设计2 －设计的编译）<br /><br />此时的图形为：<br /><br /> <br />下图为SW1放大的图，其中majority_voter@41中前部分为设计的文件名，后面41为EPM7128SLC84-15的41脚，也就是说电路图中SW1被指定到EPM7128SLC84-15的41脚（而实验板上41脚被连接到指拨开关SW1上了，这样电路图上SW1就和实验板上的硬件SW1实现了连接）。<br /><br /> <br /><br /> |
|
楼主
