21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › verilog程序编写风格的问题
返回列表 发新帖我要提问

verilog程序编写风格的问题

[复制链接]
 楼主| kdurant 发表于 2012-11-14 20:38 | 显示全部楼层 |阅读模式
程序编写, verilog程序, initial, 仿真, TI
仿真的时候会增加一些系统任务，或者不可综合的语句，比如initial等

工程结束后需要删除这些东西？还是保留？
回复 赏

举报

相关帖子
Backkom80 发表于 2012-11-15 09:39 | 显示全部楼层
没关系的，这些都是不可综合的，在综合后会被优化的
:)
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kdurant

25

主题

279

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
kdurant

25

主题

279

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部