用FPGA控制dm9000a发送udp包出错

小弟最近用FPGA控制DM9000A芯片通过以太网发送UDP数据包，用wiresharp抓包，把程序下载进去后不能一直得到正确的结果，有时是对的，有时候就有问题，错误包的现象是头不当头尾部当尾，起始和结束都不对~~~~~~那位高手给指点一下？

检查FPGA内部相关信号，看有没有错误情况。

能否看看你的的详细设计，看看那里的问题？

nbaibai 发表于 2013-5-11 20:56
能否看看你的的详细设计，看看那里的问题？

好人啊

找打问题了，DM9000的发送模块的状态机没有写好，初始化进行的同时，状态机也开始运行了就造成这种结果，模块之间的连接还是很重要啊~~~~~~~~~~~~~~~~

fanfanjwj 发表于 2013-5-15 11:42
找打问题了，DM9000的发送模块的状态机没有写好，初始化进行的同时，状态机也开始运行了就造成这种结果，模 ...

嗯，看看，还是我说的有道理啊。恭喜啦

猴哥，V5啊

GoldSunMonkey 发表于 2013-5-15 14:46
嗯，看看，还是我说的有道理啊。恭喜啦

高手牛掰~~~~~~~~~~~

楼主，求看下程序...我也在弄这个，发送没结果...

fanfanjwj 发表于 2013-5-16 10:11
高手牛掰~~~~~~~~~~~

:)

稀饭先生 发表于 2013-5-16 10:13
楼主，求看下程序...我也在弄这个，发送没结果...

好好交流一下

支持一下，

ic12580 发表于 2013-10-22 08:27
支持一下，

欢迎常来啊

求用FPGA控制dm9000a程序，838480400@qq.com多谢

你好，我现在也在搞fpga+dm9000的网络通信，刚刚接触，什么都不懂。你的搞好了吗，能否把搞好的工程发给我一个呀，现在一头雾水，急需帮助呀，谢谢oyueyueniao@126.com

楼主，求帮助！！！最近开发DM90000a+FPGA，当发送数据时，MAC 目的地址为：FF FF FF FF FF FF,无**常发送，IRIS捕捉到的会出现 OF FF FF FF FF FF FF FF,当MAC地址为其他的时候，却没什么问题。

我也不懂:(

fanfanjwj 发表于 2013-5-15 11:42
找打问题了，DM9000的发送模块的状态机没有写好，初始化进行的同时，状态机也开始运行了就造成这种结果，模 ...

你好  你之前搞过FPGA的dm9000a的驱动吗， 我这边有几下载好的文件，但是我 觉得少了最底层的驱动，我现在也想研究一下dm9000a的驱动，彻底用verilog实现而不用nios，还请大哥帮帮小弟！多谢，希望能够留个联系方式，qq：15970586285