modelsim仿真fpga问题

用modelsim给fpga做仿真，自己设计的图像处理ip核，到第296行图像数据不再输入，仿真了很长时间，是设计的问题还是modelsim仿真时间有限制

是不是**的有问题啊

不行，就慢慢找找原因，从数据上

这个得问猴哥的。

modelsim的仿真时间是没有限制的，应该是你的设计问题吧。慢慢找原因，我猜测有可能是软件**的问题的。如果在FPGA中使用某些IP核的话，在modelsim中有可能是无法仿真的。以前我就是使用FPGA中的FFT IP核，结果无论我怎样努力的找问题，FPGA中导入到modelsim的网络格总是有问题，结果失败了。

wxfm2008 发表于 2013-6-3 11:24
modelsim的仿真时间是没有限制的，应该是你的设计问题吧。慢慢找原因，我猜测有可能是软件**的问题的。如 ...

不知道你用什么ip核，我是DDR2的HPC2仿真的话需要再生成ip时选择同时生成simulation用的model，quartus会生成某些文件的.vo文件用这个替换同文件名的.v即可仿真，其实如果你是用altera开发组件中的modelsim他会自动替换掉，前提是你要选择生成simulation model