|
因为使用hdl做cpld时间很长了,<br />所以拿到这个新人物的时候并没有去特别比较<br />fpga和cpld的区别,<br />吃了大亏,<br />代码3次推翻重写,<br />项目推迟了半年.<br /><br />教训如下:<br />1,最致命的是我使用了80多兆的与外部通信的总线,<br />走lvcmos电平.后来朋友告述我说使用这种信号不要超过50M,<br />否则延时很难控制.高速总线信号应该选用带serdes(就是<br />lvds电平+串并转换)的fpga,否则布线和内部延时都很难控制.<br />好彩我在内部凑延时,总算解决了这个问题;<br /><br />2,仔细阅读一下data sheet,<br />芯片各个方向的PIO口其实关联的内部资源是有<br />很大区别的,应该根据内部资源来设计外部管腿分布;<br /><br />3,必须熟习fpga内部结构和资源<br />(各LUT/SLICE/PLL/RAM)的特性,使代码能够尽量match<br />上这些特性.比如LUT一般都是4各输入的查找表来完成<br />组合逻辑,这样不少于4个输入的组合逻辑导致的延时<br />都是一样的,超过4个输入后就导致LUT间的走线,延时暴增,<br />解决多输入(>4)组合逻辑的办法是用流水线(实际上是用<br />时序逻辑"换"组合逻辑)提前产生部分控制信号,<br />使最终的"纯"组合逻辑部分的输入尽量少;<br /><br />4,CPLD设计可以假定延时很小,FPGA设计延时是一定<br />要考虑的;<br /><br />5,跨时钟域(哪怕是同一个PLL产生的不同时钟)时,<br />一定要用高速时钟把低速信号打一下,可以大大提高<br />系统延时特性;<br /><br />6,改善系统延时特性的的常用办法有(我用到的):<br />使用PLL;<br />流水线;<br />跨时钟域时强制同步;<br />使用尽量少的时钟(这样时钟信号就可以走传输特性较好<br />的"PRIMARY"连接);<br />使用门控时钟而尽量不要使用派生时钟(会导致时钟过多,<br />各时钟域间的延时关系变得很复杂,因为派生时钟相对原时钟<br />也有一个不小的无法预知的延时);<br />使用配置工具解除低速电路的约束(其实就是告述综合工具<br />哪些电路要求不高,可以把资源优先分给高速部分);<br /><br />7,软件下面带的入门教程初学者一定要看,掌握常用的一些工具,<br />比如配置/约束/定为延时/查看电路实现.对常用的一些语句<br />会产生什么样的电路心里要有数.<br /><br />8,CPLD的代码一般比较简单,结果也容易预估,一般都是边想编写,<br />很多时候连仿真都不要;FPGA的设计方法跟CPLD相反,是先在划分好<br />模块后,写好仿真代码,功能仿真后后一个模块一个模块实现,然后<br />在根据实现后的结果(物理仿真结果)调整各模块间的关系,再次<br />仿真再次实现,如此循环.仿真在fpga设计中占了80%以上的<br />工作量.事先的布局,模块划分,时钟产生和分配,这些工作对结果<br />有决定性的影响. <br /> |
楼主
