请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗?

<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗??<br />相位差怎么计算??<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;好像SDRAM的读操作和写操作的CLK也要有相位差,不知道怎么计算。<br />&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;大侠们帮忙说说这个问题好吗！！&nbsp;&nbsp;先谢谢了！！！！

&nbsp;&nbsp;&nbsp;&nbsp;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;写入和读出来的数据是一样的，但有一个问题：从时序图上看，应该是在ACK后的第8个CLK上升沿时有数据回来，可现在是从第2.3.4.5.6.7.8回来的数据都一样，&nbsp;不知道哪里有问题！！