21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于erilog中"#"中用法的问题
返回列表 发新帖我要提问

关于erilog中"#"中用法的问题

[复制链接]
 楼主| cdmp3 发表于 2007-8-15 07:34 | 显示全部楼层 |阅读模式
仿真, 定时, 硬件, 参考设计
在一些资料的参考设计中,经常会用到"#"定义门延时,在仿真是用事件管理器实现,而在真实的硬件中是如何实现的?通过什么来定时?还是进对仿真有效?多谢高手指点。
回复 赏

举报

相关帖子
dpirly 发表于 2007-8-16 17:48 | 显示全部楼层

呵呵

实际综合时会忽略定时信息的！
回复 赏

举报

_horse 发表于 2007-8-17 19:20 | 显示全部楼层

一起学习

  
回复 赏

举报

gwbing 发表于 2007-8-18 13:01 | 显示全部楼层

对仿真有效

对仿真有效
回复 赏

举报

lake198664 发表于 2007-8-21 10:26 | 显示全部楼层

反问一下

   我想请教一下下，什么是erilog啊，呵呵
回复 赏

举报

_horse 发表于 2007-8-21 11:26 | 显示全部楼层

veriloghdl

  
回复 赏

举报

 楼主| cdmp3 发表于 2007-8-23 10:10 | 显示全部楼层

多谢了.

  
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cdmp3

2

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
cdmp3

2

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部