21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › fpga cpld 上电状态请教.
返回列表 发新帖我要提问

fpga cpld 上电状态请教.

[复制链接]
 楼主| zhang123 发表于 2007-12-3 12:44 | 显示全部楼层 |阅读模式
CPLD, FPGA, 电路, cyclone, 逻辑电路
我听说fpga  (cyclone)  cpld (max3000,max7000)  都是有上电配置过程的,我想知道上电这段时间的输出状态能明确吗?有谁家哪个系列的cpld上电不需要配置直接工作的,难道还要再让我再找门电路搭出逻辑电路来?
回复 赏

举报

相关帖子
风中De舞者 发表于 2007-12-3 16:18 | 显示全部楼层

可以用反熔丝的器件 烧好以后就不需要配置了

  
回复 赏

举报

jzt369 发表于 2007-12-4 09:36 | 显示全部楼层

!

在quartusii中可以设置的上电高电平还是低电平，默认低电平。2楼的可能actel的器件fae或者sales
回复 赏

举报

 楼主| zhang123 发表于 2007-12-4 17:05 | 显示全部楼层

3楼的，epcs4 能在配置芯片未配置前起作用吗？

  
回复 赏

举报

风中De舞者 发表于 2007-12-5 08:59 | 显示全部楼层

很显然未配置前是没法工作的

  
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhang123

149

主题

1110

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部