CPLD分频问题...

请教一个问题，我在做一个CPLD小项目，系统已经连接好了，时钟连接了一个100M的时钟，可是CPLD只能跑47M的频率。<br />我想在CPLD（Altera的MAX3000A）内部分频，可是发现，数字时序分频也要用到复位信号。。。不知道如何解决。<br />&nbsp;<br />sysCLK为外部时钟，IN_CLK为内部分频时钟<br />always&nbsp;@(posedge&nbsp;sysCLK)<br />begin<br />if(rst)<br />&nbsp;&nbsp;&nbsp;begin<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IN_CLK&lt=1'b0;&nbsp;&nbsp;&nbsp;&nbsp;//这里用到了复位信号，也就是rst无效后，才能产生给内部用的IN_CLK信号<br />&nbsp;&nbsp;&nbsp;end<br />else&nbsp;计数分频<br />end<br />&nbsp;<br />&nbsp;<br />always&nbsp;@(posedge&nbsp;IN_CLK)<br />begin<br />if(rst)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//但是这里也用了rst信号，当IN_CLK产生后，rst也就无效了。。。<br />&nbsp;&nbsp;&nbsp;begin<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;内部寄存器复位<br />&nbsp;&nbsp;&nbsp;end<br />else&nbsp;&nbsp;内部逻辑<br />end<br />&nbsp;<br />&nbsp;<br />怎么解决呢？？？<br />我想用rst产生内部的复位信号IN_RST（比rst信号滞后一拍或两拍），<br />但感觉这种方法自己创的，有点复杂，总感觉不可靠。。。<br />