ISE软件出现的问题

（1）ISE 10.1软件前几次综合都能通过，但是只是增加一个状态，输入输出都没变，综合时出现instance referencing symbol "某模块" is out  of data 不知道怎么解决
（2）VHDL综合后），其中一个输入，在生成原理图时也有，在分配FPGA引脚时 （是引脚直接拖进FPGA中，不是写ucf文件）却没有，与该输入引脚相关的信号都找不到了，这是什么原因？

自己顶！

这个简单，有提示的，按着提示弄design框，design....右键，选择特性，里面有个重新生成选项，勾上即可

大概意思啊，具体的英文名记不住了

neufeifatonju 发表于 2014-6-6 14:31
这个简单，有提示的，按着提示弄design框，design....右键，选择特性，里面有个重新生成选项，勾上即可 ...

那第二问题，在分配引脚时比定义的少，连该引脚相关的信号在分配时都找不到是怎么回事？