44KHz的 方波，上下有毛刺，用什么方法可以去掉？

用什么方法呢？

输出串联20欧 - 200欧的电阻。

xmar 发表于 2014-7-9 15:45
输出串联20欧 - 200欧的电阻。

为什么呢

  FPGA出来后，走的中间层，补救的方法都没有

在别人的帖子上看的，说是要加个电容，lz试试
http://bbs.21ic.com/icview-51660-1-1.html

看看是否可以修改端口属性，驱动能力减弱就不会有过冲了。

多谢！

playwife 发表于 2014-7-9 15:48
为什么呢

输出过冲多数情况是由于输出端分布电感大了。串电阻增加阻尼，减小分布电感的影响。

xmar 发表于 2014-7-9 15:58
输出过冲多数情况是由于输出端分布电感大了。串电阻增加阻尼，减小分布电感的影响。 ...

电阻增大，电感减小？好像两者没有关系吧

playwife 发表于 2014-7-9 16:15
电阻增大，电感减小？好像两者没有关系吧

参考教科书RLC振荡，增加R增加阻尼。没有说“电阻增大，电感减小”

xmar 发表于 2014-7-9 16:37
参考教科书RLC振荡，增加R增加阻尼。没有说“电阻增大，电感减小”

嗯，谢谢

能不能设置FPGA的驱动能力。减小驱动能力应该可以。

能用施密特触发器？

加电容会是跳边缘不陡峭，如果有要求就加个小逻辑，比如三态逻辑缓冲器SGM7SZ125

当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。

去耦电容配置在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。