21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › DSPBUIDER 生成VHDL
返回列表 发新帖我要提问

[matlab] DSPBUIDER 生成VHDL

[复制链接]
 楼主| qqqlijie 发表于 2014-8-24 23:03 | 显示全部楼层 |阅读模式
VHDL, ui, IDE, DSP, HDL代码
SImulink + Dspbuilder 生成 VHDL；编译通过了，在生成HDL代码时会出现错误：Data-type 'INT_8' is unsupported for HDL code generation，怎么回事呢？请指教。
回复 赏

举报

相关帖子
 楼主| qqqlijie 发表于 2014-8-25 22:02 | 显示全部楼层
:sleepy:
回复 赏

举报

 楼主| qqqlijie 发表于 2014-8-26 11:46 | 显示全部楼层
没有人知道？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qqqlijie
个人签名：有全套驾考模拟设备（科二，科三）方案和产品、有高精度GPS方案和产品，有意者请联系： QQ:565582765

21

主题

138

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部