问答-
光耦可控硅控制交流电的问题（二次提问）
这个电路是光耦加可控硅控制交流电的开关电路，正常工作时，光耦输入端input输入高电平时，可控硅导通，交流电流经R10，R10会发热，反之光耦输入低电平时，R10无电流流过，不会发热．实际上在光耦输入端为低电平时，电阻仍会发热，是电路设计错了吗？做了一些测试，现象如下1．如果光耦input位置输入高电平，则电阻R10轻微发热，如果input输入低电平，则电阻R10极速发热，和理论正好相反2．电阻发热时，如果把光耦输出端4和6引脚断开，则电阻不再发热请教问题可能的原因和解决的思路这个问题前面提过一次，当时有人提出可能是可控硅1和2脚反了，经测试并不是这个原因，只是原理图显示的问题，现把原理图整理后重新提问
2021-03-15 18 -
25M晶振布线疑问
本帖最后由feiyinglala于2021-3-1211:22编辑当前利用STM32F429做一个板子，用到了晶振25M，现在布线遇到一个问题，因为这个晶振是4脚的封装。1、3脚分别对应STM32的OSC输入输出，拉引线时候难保证两条引线的严格等长（如图中所示），现在有2个疑问：1.布线时候是否要保证STM32的引脚至晶振的1，3脚引线长度完全一致？2.AltiumDesigner中，如何调整器件摆放位置可以实现等长引线。请各位大佬不吝赐教，谢谢谢谢谢谢
2021-03-12 25
