21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于FPGA输出信号电特性的问题
返回列表 发新帖我要提问

关于FPGA输出信号电特性的问题

[复制链接]
 楼主| guwu 发表于 2010-3-8 19:50 | 显示全部楼层 |阅读模式
FPGA, 输出信号, SLC, 电压, 电平
EPM7064SLC44-10工作电压5V，IO口输出高电平3.5V，这个是为什么，不是应该输出5V么？
请哪位哥哥姐姐指点指点
回复 赏

举报

相关帖子
 楼主| guwu 发表于 2010-3-13 20:15 | 显示全部楼层
乍没人来指教指教啊
回复 赏

举报

zgl7903 发表于 2010-3-14 19:59 | 显示全部楼层
详细看PDF，上面的输出只给出了最低输出值，而且和输出电流有关
如果想达到5V，可以使用Open-Drain + pull-up resistor的方式
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guwu

81

主题

308

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
guwu

81

主题

308

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部