发新帖我要提问
返回列表
打印

VHDL分频小程序

[复制链接]
1559|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
damoyeren|  楼主 | 2013-7-15 17:05 | 显示全部楼层 |只看大图 回帖奖励 |倒序浏览 |阅读模式
HDL, VHDL, 小程序, hd, 计数器
1.我硬是没看懂设计两个计数器，一个加到2000，一个加到5000是如何分频的？
2.Cout <='0' when en='1' and ((up='1' and count=7) or (up='0' and count=0)) else '1';--进位输出这个语句，并没有在case语句下使用，怎么冒出个when？而且count是一个位变量类型，怎么冒出个count=7？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
damoyeren|  楼主 | 2013-7-18 08:43 | 显示全部楼层
GoldSunMonkey 发表于 2013-7-18 00:02
1.我硬是没看懂设计两个计数器，一个加到2000，一个加到5000是如何分频的？－－－为了造时钟
2.Cout  ...

signal count：std_logic_vector(2 downto 0);
count=7;
一个位矢量类型赋值整数？不对吧

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

damoyeren

126

主题

393

帖子

2

粉丝