发新帖我要提问
返回列表
打印
[STM32F4]

STM32F429 SDRAM布线

[复制链接]
15380|28
手机看帖
扫描二维码
随时随地手机跟帖
楼主
jxmzzr| | 2014-7-9 17:13 | 显示全部楼层 回帖奖励 |倒序浏览
摘自网络：
布线就是和干扰做斗争，可以这样考虑：SDRAM是内存，用来存储数据，写入1读出1，写入0读出0，即保证数据访问正确。那么，什么情况会导致数据访问错误呢？
    1、判决错误，0判成1，1判成0。可能参考电平不准(为什么不准：电源压降)，也可能是加性干扰，阻抗不匹配。
    2、时序错误，不满足建立保持时间，采样点相位错误。
    那么只要解决好这两个问题，保证内存正确访问，你的SDRAM电路就设计成功了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则