本帖最后由 donghailao 于 2014-8-28 21:40 编辑
gx_huang 发表于 2014-8-28 15:00 ![]()
PCB图哪里看得出来有三极管呀，外置的PMOS管肯定比GPIO的压降小。
可以在PMOS的栅极上串联电阻并联电容，开 ...
呵呵，看的还真仔细。确实左边的三极管没有驱动它附近的模块，似乎是放错了位置。即左面你看到的三极管驱动右边两个模块，而右边的三极管（没照上）反而驱动左边的模块了。查了下用的是8550 PNP双极型的。
看您的回帖就知道你是对这个问题做过研究的，用N沟道的MOS管还就是不行，珊极电压不够。我也知道得用PMOS管才是最为完美，当时只买了少量的货，所以刻意使用了比较容易买到的PNP管上灌供电驱动方式，为的就是以后找到合适的PMOS管替代。至于管压降引起的参数变化，是技术指标，并非指实际就缩短那么多。模块厂家使用要求里允许+/-5%,电压，也就是3.15V左右，实测压降0.1--0.2V 超出了厂家规定，所以为保证可靠性，技术指标就要降低缩短3000m-----5000m,这是从产品标准规范和行业技术标准里考量出的保险指标，不是实测数据。
几十公里的距离，技术指标差个3、5千米也不算多 ，这样用户不会找麻烦。
现在改我设计的进型的更为节能，是原来产品的1/3, 而原来产品节能指标就已经是行业普通光端机的1/4了
现在样机已经设计成I/O开通，没有三极管的位置了，如果外部PMOS管压降小于单片机I/O，也只能等待下次样机设计了。我想单片机内也是moS管，压降和外接的PMOS管，应在伯仲之间。
|
楼主
