论坛中很多朋友是刚刚进入EDA设计领域的，自从进入这个论坛以来，很多朋友谈了自己的期望和困惑，下面我仅仅谈一些我个人的想法，希望对您有一点帮助。也欢迎更多的朋友参与讨论，发表您的见解！
初入这行，我有幸在一家大公司参与了一个非常大的项目，受到不少高手前辈的指点，受益非浅。回想起来，也算是感慨万千，将自己的走过的弯路和总结的经验与大家分享一下，希望对您有一点点的参考价值。
首先从先从如何成为一个合格的设计者说起吧！初学者觉得一切都是挑战，一切都新鲜，不知从何处下手。我总结了学习EDA逻辑设计的4个步骤，请拍砖！
1。 首先，应该好好学习一下FPGA/CPLD的设计设计流程。
不要简单的以为就是设计输入－》仿真－》综合－》实现那么一回事，要抠细，要学精，要多问每个步骤的注意事项，区分相关步骤的联系和区别。比如要搞清楚功能仿真、综合后仿真、Translate后仿真、Map后的仿真、布局布线后仿真的作用都是什么，什么时候应该做，什么时候可以不做这些仿真！学习清楚了设计流程最大的好处就是有利于培养良好的EDA设计习惯，日后会受益非浅！
2。 关于设计输入和Coding Style。
设计输入最好学习HDL语言，Verilog、VHDL都可以，可以把状态机输入和原理图输入作为补充内容，但不是重点。我在前面的帖子已经反复强调了Coding Style的重要性。因为它是逻辑设计人员的一个基本业务素质。而且Coding Style不是看几篇**，学几条原则就能够成为高手的，他需要您在工作中不断的体会和积累，在学习的最初，有Coding Style的意识，设计者就会有意的积累，对日后发展很有好处。反之则后患无穷。
3。 培养硬件的意识，培养系统的观念。
我也在交流和授课的时候很强调硬件意识，如果从形式上看，逻辑设计随着智能化和优化手段的不断发展最后会越来越灵活，越来越简单。比如我们现在在使用大型FPGA时就很少谈如何用Floorplanner优化，手动布线，如果用手动方式，其工作量太大了啊！一个设计的优劣，关键看其设计者的硬件意识，和系统意识。硬件意识就是要求先做到对设计的硬件胸有成竹，HDL代码仅仅是一个表述心中硬件的工具。系统意识要求设计者有宏观的观念，对设计的全局有个合适的安排，比如时钟域，模块复用，约束，面积，速度等问题。要知道在系统上复用模块节省的面积远比在代码上小打小闹来的实惠得多。
4。 最后才是工具软件的使用。
现在EDA软件都越来越友好，越来越“傻瓜化”，如果您费了1年还没有基本摸清软件的使用，我敢说，那是一个比较烂的软件（起码在用户接口上），因为这是和EDA这种方式的理念背道而驰的。但是作为设计者，软件是工具，应该熟练掌握各个步骤不同方面的软件，这样才能最大程度地发挥您的聪明才智，才能使您如虎添翼！ |
|
楼主
