香版，内部高速时钟的问题

发表于 2010-1-12 16:42

今天突然想起，下个STM32的最新手册来看看。真是不看不知道，一看吓一跳呀
第10版手册上面说，用HSI做PLL时钟输入，系统最大只能达到36M
可是在第7.3版里面说的，用HSI做PLL时钟输入，可以达到64M
想问问香版，现在采用HSI作为PLL输入，到底是多少M？

发表于 2010-1-12 16:54

香版没看到，自己再顶一下

发表于 2010-1-12 17:30

你看错了吧？

你用的什么芯片？看的哪一页？

发表于 2010-1-12 17:40

7.2 Clocks 108页
Figure 11. Clock tree
下面的注释
英文原版

发表于 2010-1-12 17:45

你仔细看看页眉，第7章是讲的互联型产品，其它产品系列的RCC内容在第6章。

请特别注意：每一章的开始都清楚地注明了本章的适用范围。

发表于 2010-1-12 17:58

汗！！还好，准备用的105芯片，没采用内部时钟的方案！
哈哈，谢谢香版，是我太粗心了

发表于 2010-1-12 18:30

看来看手册要注意的问题还很多