21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于Quartus中bdf文件的问题，求解！
返回列表 发新帖我要提问

[Quartus] 关于Quartus中bdf文件的问题，求解！

[复制链接]
2303|0
 楼主| 骆驼先生 发表于 2016-6-11 19:23 | 显示全部楼层 |阅读模式
Quartus, AC, RTL, 元件, 电路
小弟在工程下用.v文件生成了一个元件模块接着创建了bdf文件，用自己生成的模块和库里面的模块做了电路图
编译通过后生成的RTL图却还是之前.V文件生成那个模块的RTL图，这是怎么回事啊？？？要怎么解决？生成新的RTL图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

骆驼先生

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部