FPGA大数据量传输（800mbit/s）时管脚如何分配

发表于 2010-4-4 12:16

ALTER的fpga中有这样一段话，
BANK1,2到BANK5,6适合大数据量传输，
BANK3,4到BANK7,8适合做控制信号。

请问数据量传输要多大时才要考虑用BANK1,2到BANK5,6？
我们的数据量为800mbit/s,是否必须用BANK1,2到BANK5,6这样的方式传输？能否用BANK3,4传输到BANK5,6?

发表于 2010-4-4 19:44

BANK1\2\5\6适合大数据量传输的原因是这几个BANK支持LVDS之类的高速接口

发表于 2010-4-4 19:48

BANK1\2\5\6适合大数据量传输的原因是这几个BANK支持LVDS之类的高速接口
wujing198 发表于 2010-4-4 19:44

也就是说，如果不用LVDS，那么，可以不考虑是用那个bank传数据量！？

发表于 2010-4-5 21:26

800mbit/s,连PCIE×1的速度还没有达到，可以随意安排管脚的，不用考虑那么多。
另外，“BANK1,2到BANK5,6适合大数据量传输，BANK3,4到BANK7,8适合做控制信号”并不是LVDS的关系，而是ALTERA FPGA内部结构的问题。

发表于 2010-4-6 21:19

感谢楼上的两位指点

发表于 2010-4-7 21:53

4楼说得好

发表于 2010-4-7 21:54

2楼的回去再学习学习

发表于 2010-4-20 17:21

所谓那些bank适合干什么是由不同厂家芯片的内部结构决定的，即数据流是从上而下或者是从左向右，如果数据的随路时钟是800M的话，需要用专门的IO绑定，使用serdes降速，altera能在内部跑800M的FPGA据我所知还没有，最新的S4据客服说是能跑600M，不过还没有验证过

发表于 2010-4-20 17:43

altera没深入研究，xlinx的逻辑跑800M的恐怕得用virtex－6了，
virtex－5跑700MHz没问题，virtex－6理论上可以跑到1.1GHz(测试工程为深度为64的异步fifo)
这些是高级应用了，不是写仅仅VHDL就能做到的

发表于 2010-6-9 22:22

厉害！！！！FPGA逻辑700Mhz。

现在使用FPGA做项目逻辑跑250MHz以上都不很多。内部逻辑根本不可能跑那么高！ V5的DSP48E是硬核最快也只有550M。

800Mbps的数据量是串行还是并行，并行是几根线？如果一根线那么普通IO是不行了，只能采用serdes或是LVDS了。

发表于 2010-6-21 22:51

楼上正解，楼主都没说清楚每个Io要跑多少速率。况且IO能跑几百M也意义不大，因为内部逻辑跑不了那么快

发表于 2010-7-20 08:03

看楼上说一般的FPGA跑几百M都吃力啊，那如果我想做个800MHz采样率的系统就得用很高级的FPGA了？

发表于 2010-7-25 10:29

同意8楼的，其实这只是一种理想运用罢了，如果一个系统很复杂，你的IO受限，不仅是控制用BANK，连普通的配置脚你都会将其复用进去。也就是你怎么用影响不是很大，软件会做时序分析，时序OK就没问题。

FPGA大数据量传输（800mbit/s）时管脚如何分配

相关帖子

浏览过的版块

技术奇才奖章

常驻人口

无冕之王奖章

沉静之湖泊

十世金身

技术导师奖章