[FPGA] 想請問一下浮點數加法器該怎麼設計、不知怎麼下手

[复制链接]
942|1
 楼主| carlosstarw 发表于 2016-12-18 23:46 | 显示全部楼层 |阅读模式
本帖最后由 carlosstarw 于 2016-12-18 23:48 编辑

碩專學長要我們做一個浮點數加法器設計,
適用
input Button;
input [7:0]in;其中有
ONE SHOT 電路 → 這是指案件電路嗎?
還有 shifter 64這意味著甚麼?
最後是 FPADD這個我知道是加法器但我要用FLOAT IEEE754的形式吧?
不知道要怎麼寫這題目。
C:\Users\Degeneration\Desktop\未命名.jpg
這樣的題目我該怎麼下手  我應該要懂些甚麼?
lvyunhua 发表于 2016-12-19 09:03 | 显示全部楼层
不是有浮点运算IP核码?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部