[matlab] xilinx ISE 为吗不能综合呢？

3203|6

楼主| foreverly 发表于 2011-5-7 22:13 | 显示全部楼层 |阅读模式

定义了一个8倍抽取的模块，但在综合时却出现了这样的问题："D:/Program Files/ISE projects/DDC_4/DDC_4.vhd" line 412: No default binding for component: <extract_8>. Port <dout> does not match.求高手指点一下。

收藏0 举报

相关帖子

楼主| foreverly 发表于 2011-5-7 22:14 | 显示全部楼层

在线等呢。

收藏0 举报

AutoESL 发表于 2011-5-8 16:38 | 显示全部楼层

贴代码吧

收藏0 举报

davines 发表于 2011-5-8 18:58 | 显示全部楼层

完，又一跟我一样的菜鸟。我也等。。

收藏0 举报

明空 发表于 2011-5-8 22:33 | 显示全部楼层

查一下dout是否匹配，是不是名字写错了，位宽不同

收藏0 举报

linas 发表于 2011-6-22 15:25 | 显示全部楼层

收藏0 举报

端坐霜天 发表于 2012-12-6 11:39 | 显示全部楼层

声明 component 的时候没定义接口类型 in/out ;

收藏0 举报

返回列表发新帖

foreverly

0 主题	486 帖子	1 粉丝

[matlab] xilinx ISE 为吗不能综合呢？

相关帖子

浏览过的版块

突出贡献奖章

欢快之小溪

常驻人口

技术高手奖章

技术新星奖章