我要做一个视频采集和MPEG压缩方案。采用的MPEG压缩芯片只有一个27M的656/601的视频输入口，但它支持4路CIF分辨率的压缩（和TW2834搭配可构成4路CIF的采集和压缩）。现在方案只要求同时对两路CVBS信号进行MPEG压缩（CIF分辨率即可），用TW2834太浪费。<br /> 我设想按下面的原理框来做，为了便于CPLD处理，我计划采用601传输格式。框图中的Vsync和Hsync都由MPEG压缩芯片产生，但我不知道怎么处理PCLK1、PCLK2和PCLK3的同相问题。<br /> 请问各位高手，我这种方案可行吗？恳请赐教，谢谢！ |
|
楼主
