[设计心得]bit文件可以工作,mcs不行的问题

[复制链接]
6715|17
 楼主| hjjnet 发表于 2011-10-16 01:01 | 显示全部楼层 |阅读模式
本帖最后由 GoldSunMonkey 于 2011-10-16 09:33 编辑

Ø
现象:
在某一个系统设计中,如果下载bit文件的话,系统完全正常工作。但是,如果下载MCS文件,系统的部分功能正常,其中AD采样部分到DA出来的不能正常工作
 楼主| hjjnet 发表于 2011-10-16 01:01 | 显示全部楼层
        解决办法:
这是一个典型的在系统的时钟问题。在系统已经加载成功了,但是时钟还没稳定。所以,导致系统不能正常工作。
可以把reset后移来解决问题。
可以通过吧program_B拉低,如果系统重新加载能正常工作,就可以确定是这个问题了。
GoldSunMonkey 发表于 2011-10-16 09:33 | 显示全部楼层
遇到过这样的问题。
AutoESL 发表于 2011-10-16 10:03 | 显示全部楼层
Tonylzez 发表于 2011-10-16 16:10 | 显示全部楼层
请问hijnet兄:“在系统已经加载成功了,但是时钟还没稳定”这句话如何理解?是否是系统上电后短期内fpga内部时钟资源没稳定(如dcm),这时外部如果对它进行配置的话,init_done能变高(也即配置数据已经正确的写入了配置区),实际上fpga却没正常startup?然后若等系统上电后稳定一段时间再写入bit文件(或再写入mcs文件也可),这时由于fpga所有时钟资源都已稳定,就没有这个问题了?另外:你所说的时钟没稳定,fpga大约需要什么个量级的时间能稳定呢?默认的fpga配置电路是不是得把prog_b拉低这么长时间后再开始配置过程呢?
我最近也遇到上电配置不成功的问题,望不吝赐教,谢谢了!
bairan168 发表于 2011-10-16 21:08 | 显示全部楼层
嗯,等看结果。
 楼主| hjjnet 发表于 2011-10-16 23:00 | 显示全部楼层
打我电话,13545000634
 楼主| hjjnet 发表于 2011-10-16 23:07 | 显示全部楼层
或者留个联系方式,我打给你
 楼主| hjjnet 发表于 2011-10-16 23:08 | 显示全部楼层
或者留个联系方式,我打给你
GoldSunMonkey 发表于 2011-10-16 23:09 | 显示全部楼层
或者留个联系方式,我打给你
hjjnet 发表于 2011-10-16 23:08

Devere,可以啊
dan_xb 发表于 2011-10-17 15:25 | 显示全部楼层
请问hijnet兄:“在系统已经加载成功了,但是时钟还没稳定”这句话如何理解?是否是系统上电后短期内fpga内部时钟资源没稳定(如dcm),这时外部如果对它进行配置的话,init_done能变高(也即配置数据已经正确的写入 ...
Tonylzez 发表于 2011-10-16 16:10

这种情况实际常出现在很大的板子上面有很多器件的情况下。
一般小的设计,我们都是用的一个有源晶振芯片,焊上去就好了,这个晶振不能调,上电就起振,这样时钟会在FPGA配置好以前稳定,一般不会出问题。
但是大的设计不是这样的,大的设计一般是一个PLL芯片,产生各种不同的时钟,供给板上不同的芯片。这个PLL是由CPU上电以后配置的,所以FPGA配置完成以后,时钟并不稳定。这种情况下,需要配置PLL时钟源以后,去Reset FPGA的DCM/PLL/MMCM
Tonylzez 发表于 2011-10-17 21:53 | 显示全部楼层
回11楼:“FPGA配置完成以后,时钟并不稳定。这种情况下,需要配置PLL时钟源以后,去Reset FPGA的DCM/PLL/MMCM”,这种操作不知您是否实际操作过没有?我分析过bit文件,startup后好像并没有做reset dcm的配置指令,一般是startup后加个去同步指令,然后配置文件就完了。
dan_xb 发表于 2011-10-19 09:49 | 显示全部楼层
这里所说的PLL,不是FPGA内部的PLL,是外部的PLL芯片
Reset是需要你自己手动去做的,不是自动的,FPGA又不可能知道你外部的时钟什么时候好
 楼主| hjjnet 发表于 2011-10-19 22:32 | 显示全部楼层
GoldSunMonkey 发表于 2011-10-19 22:54 | 显示全部楼层
这种情况实际常出现在很大的板子上面有很多器件的情况下。
一般小的设计,我们都是用的一个有源晶振芯片,焊上去就好了,这个晶振不能调,上电就起振,这样时钟会在FPGA配置好以前稳定,一般不会出问题。
但是大的 ...
dan_xb 发表于 2011-10-17 15:25

学习啦。
Tonylzez 发表于 2011-10-21 22:41 | 显示全部楼层
恩,我也是怀疑外部的时钟没稳定,但实测频率飘移几个KHz,幅度倒是稳定的,估计这点频率差不会对被动配置过程有什么影响。
yuxhuitx 发表于 2011-10-22 14:25 | 显示全部楼层
这种情况实际常出现在很大的板子上面有很多器件的情况下。
一般小的设计,我们都是用的一个有源晶振芯片,焊上去就好了,这个晶振不能调,上电就起振,这样时钟会在FPGA配置好以前稳定,一般不会出问题。
但是大的 ...
dan_xb 发表于 2011-10-17 15:25

学习啦
GoldSunMonkey 发表于 2011-10-22 20:08 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:Devere Hu E-mail: deverehu@comtech.com.cn Tel: 027-87568667 Mobile  :13545000634 Comtech (Wuhan), Xilinx FAE

170

主题

734

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部