[DSP] 基于可配置VLIW 结构DSP 的RS 译码算法设计

[复制链接]
634|0
 楼主| jk0112 发表于 2020-10-12 21:47 | 显示全部楼层 |阅读模式
VLIW 体系结构是高端DSP 大多采用的体系结构,此结构有很强的指令级并行运算能力。一般的DSP 应用开发,都是针对具体型号的DSP 进行软件的设计和优化。为了更好地利用DSP 资源、提高性能、节约成本,文中提出了一种软硬件协同设计的方法。通过RS 码的Euclid 译码算法的实现,充分体现了可配置VLIW 结构DSP 的性能优势和开发周期短。达到面向应用的硬件和软件最优。本文在结合LSCMA 和SDCMA 算法优点的基础上提出的新组合算法,通过对接收信号的预解扩,首先采用SDCMA,用接收数据矩阵的最大奇异值作为步长,通过判断抽头更新的变化程度结束第一阶段迭代,并把这一阶段迭代后的权向量作为第二阶段LSCMA 算法的权向量初值进行算法迭代 。通过实验仿真,结果证明本文提出的组合恒模算法具有更好的信干比性能,能迅速抑制强干扰信号,对于提高通信质量有很大的帮助。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

248

主题

544

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部