运算放大器输入电压高于电源电压会如何？

登录 · 发表于 2020-12-23 17:45

如下图所示，运放不接负反馈电路，只是在电源引脚上加入±15V电压，同时，同相输入端加入＋20V电压，此时反相输入端电压=？？？

发表于 2020-12-24 09:18

路径同楼上，20V减Q1、Q3的be结电压，再减Q4Q2的be反向击穿电压。反向击穿电压不明确，估计设计的高，有可能20V输入没事，如果是这样输出高阻。楼主喜欢玩出奇意外，不知道会不会有意外，我也喜欢意外、超越常规。

发表于 2020-12-24 09:29

yuanzhoulu 发表于 2020-12-24 09:18
路径同楼上，20V减Q1、Q3的be结电压，再减Q4Q2的be反向击穿电压。反向击穿电压不明确，估计设计的高，有可 ...

上面几个管子都截止了〔因为20V高于15V〕，路径明显不对。

实际上，反相输入端电压不但不高，实际上很低，大约是-15V

发表于 2020-12-24 09:59

很多年前测试过TL084之类的，当输入电压超出共模范围比较多，输出彻底乱套了，应该最大正电压的变最大负电压。

登录 · 发表于 2020-12-24 10:09

xukun977 发表于 2020-12-24 09:29
上面几个管子都截止了〔因为20V高于15V〕，路径明显不对。

实际上，反相输入端电压不但不高，实际上很 ...

忘了Q14、Q15、Q16的影响，Q7的基极、集电极电压不高，但是Q4的基极仍然是高电压20V减2个Vbe，-15V从何而来？或者是集成块制造工艺中形成的寄生元件形成意外通路？这在图中没有显示出来。

登录 · 发表于 2020-12-24 11:10

这个问题，其中隐藏着一个重要的知识点，就是差分对输入级采用的电流镜偏置，它是横向PNP晶体管：

这个PNP晶体管有个超级重要的特性或者说是优点，就是B-E结击穿电压特别高！

顶楼问题分析的时候，必须要用到这个隐含的知识点，同向端20V电压虽然高于VDD=15V，但是PNP管子不会击穿导通，不会有显著的电流过，所以上面和右边几个管子是不通的。

发表于 2020-12-24 17:22

类似的乱套问题，在分立电路中也存在，超强讯号或超强干扰，导致高放的阻塞现像，就是反相模式被破坏，使全局(大环路)负反馈变成正反馈的结果。

发表于 2020-12-25 09:26

xukun977 发表于 2020-12-24 11:10
这个问题，其中隐藏着一个重要的知识点，就是差分对输入级采用的电流镜偏置，它是横向PNP晶体管：

但是这又能怎样呢？仍然是高阻，怎么会-15V？
据说后来的集成PNP管也可以像NPN一样好。当然这里为了获得高的差模耐压还是会用横向PNP。

发表于 2020-12-27 21:15

这共模，其实就是直流电位，共模区间，就是直流电位的可摆动范围，
运放，有负反馈才可共模，超逾这范围，就相当于三极管饱和了，负反馈作用即告丧失，
运放正常运行时，所有的管子都是甲类状态，当讯号幅度超逾共模区间，负反馈被破坏，差分输入级共模失锁，接地那端的管子就会脱离甲类状态，彻底截止，失去对后级的领导作用了。

运算放大器输入电压高于电源电压会如何？

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

坚毅之洋流

核心会员奖章

十世金身

技术导师奖章

技术新星奖章

技术领袖奖章