21ic电子技术开发论坛 › 单片机与嵌入式系统 › 雅特力AT32 MCU › AT32F403A时钟直接寄存器设置成功频率却没变化 ...
返回列表 发新帖我要提问

[AT32F403/403A] AT32F403A时钟直接寄存器设置成功频率却没变化

[复制链接]
1762|2
 楼主| rafd 发表于 2022-5-24 22:01 | 显示全部楼层 |阅读模式
时钟, AT32F403A
本帖最后由 rafd 于 2022-5-24 22:03 编辑

|倒序浏览 |阅读模式
  
因为原代码是stm的不想再改,所以源文件的库都是用的stm的,看到at32f403a的频率可以到200m所以想其它的代码还是用stm一样,
只是把频率用AT的库设置到192m,原代码是先用stm的库设置8m,倍频到72m,然后引用M_At32F40X_SystemClock(24),24倍频到192m,
因为直接加入引用at的库时,和stm的有些冲突,所以把at库里用到的枚举和函数复制过来,设置完成后,用stm的库函数
RCC_GetClocksFreq(&RCC_ClocksStatus);  //读出时钟配置,如果小于17倍,读出的设置频率和设置的一样,大于17反而会变小,
如16倍,读出设置的是128M,24倍本来应该倍频到192M的读出反而是64M,但是如果已设置的128M,实际运行的速度却没有,
用指示灯闪烁查看
哪位兄度熟点测试下

复制
  1. /**
    

  2.   **************************************************************************
    

  3.   * [url=home.php?mod=space&uid=288409]@file[/url]     at32f403a_407_clock.c
    

  4.   * [url=home.php?mod=space&uid=895143]@version[/url]  v2.0.9
    

  5.   * [url=home.php?mod=space&uid=212281]@date[/url]     2022-04-25
    

  6.   * [url=home.php?mod=space&uid=247401]@brief[/url]    system clock config program
    

  7.   **************************************************************************
    

  8.   *                       Copyright notice & Disclaimer
    

  9.   *
    

  10.   * The software Board Support Package (BSP) that is made available to
    

  11.   * download from Artery official website is the copyrighted work of Artery.
    

  12.   * Artery authorizes customers to use, copy, and distribute the BSP
    

  13.   * software and its related documentation for the purpose of design and
    

  14.   * development in conjunction with Artery microcontrollers. Use of the
    

  15.   * software is governed by this copyright notice and the following disclaimer.
    

  16.   *
    

  17.   * THIS SOFTWARE IS PROVIDED ON "AS IS" BASIS WITHOUT WARRANTIES,
    

  18.   * GUARANTEES OR REPRESENTATIONS OF ANY KIND. ARTERY EXPRESSLY DISCLAIMS,
    

  19.   * TO THE FULLEST EXTENT PERMITTED BY LAW, ALL EXPRESS, IMPLIED OR
    

  20.   * STATUTORY OR OTHER WARRANTIES, GUARANTEES OR REPRESENTATIONS,
    

  21.   * INCLUDING BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY,
    

  22.   * FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT.
    

  23.   *
    

  24.   **************************************************************************
    

  25.   */
    


  26. 

  27. /* includes ------------------------------------------------------------------*/
    

  28. //#include "at32f403a_407_clock.h"
    


  29. 

  30. /** @addtogroup AT32F403A_periph_template
    

  31.   * @{
    

  32.   */
    


  33. 

  34. /** @addtogroup 403A_System_clock_configuration System_clock_configuration
    

  35.   * @{
    

  36.   */
    


  37. 

  38. /**
    

  39.   * [url=home.php?mod=space&uid=247401]@brief[/url]  system clock config program
    

  40.   * [url=home.php?mod=space&uid=536309]@NOTE[/url]   the system clock is configured as follow:
    

  41.   *         - system clock        = hext / 2 * pll_mult
    

  42.   *         - system clock source = pll (hext)
    

  43.   *         - hext                = 8000000
    

  44.   *         - sclk                = 240000000
    

  45.   *         - ahbdiv              = 1
    

  46.   *         - ahbclk              = 240000000
    

  47.   *         - apb2div             = 2
    

  48.   *         - apb2clk             = 120000000
    

  49.   *         - apb1div             = 2
    

  50.   *         - apb1clk             = 120000000
    

  51.   *         - pll_mult            = 60
    

  52.   *         - pll_range           = GT72MHZ (greater than 72 mhz)
    

  53.   * @param  none
    

  54.   * @retval none
    

  55.   */
    


  56. 

  57. typedef struct
    

  58. {
    

  59.   /**
    

  60.     * @brief crm ctrl register, offset:0x00
    

  61.     */
    

  62.   union
    

  63.   {
    

  64.     __IO uint32_t ctrl;
    

  65.     struct
    

  66.     {
    

  67.       __IO uint32_t hicken               : 1; /* [0] */
    

  68.       __IO uint32_t hickstbl             : 1; /* [1] */
    

  69.       __IO uint32_t hicktrim             : 6; /* [7:2] */
    

  70.       __IO uint32_t hickcal              : 8; /* [15:8] */
    

  71.       __IO uint32_t hexten               : 1; /* [16] */
    

  72.       __IO uint32_t hextstbl             : 1; /* [17] */
    

  73.       __IO uint32_t hextbyps             : 1; /* [18] */
    

  74.       __IO uint32_t cfden                : 1; /* [19] */
    

  75.       __IO uint32_t reserved1            : 4; /* [23:20] */
    

  76.       __IO uint32_t pllen                : 1; /* [24] */
    

  77.       __IO uint32_t pllstbl              : 1; /* [25] */
    

  78.       __IO uint32_t reserved2            : 6; /* [31:26] */
    

  79.     } ctrl_bit;
    

  80.   };
    


  81. 

  82.   /**
    

  83.     * @brief crm cfg register, offset:0x04
    

  84.     */
    

  85.   union
    

  86.   {
    

  87.     __IO uint32_t cfg;
    

  88.     struct
    

  89.     {
    

  90.       __IO uint32_t sclksel              : 2; /* [1:0] */
    

  91.       __IO uint32_t sclksts              : 2; /* [3:2] */
    

  92.       __IO uint32_t ahbdiv               : 4; /* [7:4] */
    

  93.       __IO uint32_t apb1div              : 3; /* [10:8] */
    

  94.       __IO uint32_t apb2div              : 3; /* [13:11] */
    

  95.       __IO uint32_t adcdiv_l             : 2; /* [15:14] */
    

  96.       __IO uint32_t pllrcs               : 1; /* [16] */
    

  97.       __IO uint32_t pllhextdiv           : 1; /* [17] */
    

  98.       __IO uint32_t pllmult_l            : 4; /* [21:18] */
    

  99.       __IO uint32_t usbdiv_l             : 2; /* [23:22] */
    

  100.       __IO uint32_t clkout_sel           : 3; /* [26:24] */
    

  101.       __IO uint32_t usbdiv_h             : 1; /* [27] */
    

  102.       __IO uint32_t adcdiv_h             : 1; /* [28] */
    

  103.       __IO uint32_t pllmult_h            : 2; /* [30:29] */
    

  104.       __IO uint32_t pllrange             : 1; /* [31] */
    

  105.     } cfg_bit;
    

  106.   };
    


  107. 

  108.   /**
    

  109.     * @brief crm clkint register, offset:0x08
    

  110.     */
    

  111.   union
    

  112.   {
    

  113.     __IO uint32_t clkint;
    

  114.     struct
    

  115.     {
    

  116.       __IO uint32_t lickstblf            : 1; /* [0] */
    

  117.       __IO uint32_t lextstblf            : 1; /* [1] */
    

  118.       __IO uint32_t hickstblf            : 1; /* [2] */
    

  119.       __IO uint32_t hextstblf            : 1; /* [3] */
    

  120.       __IO uint32_t pllstblf             : 1; /* [4] */
    

  121.       __IO uint32_t reserved1            : 2; /* [6:5] */
    

  122.       __IO uint32_t cfdf                 : 1; /* [7] */
    

  123.       __IO uint32_t lickstblien          : 1; /* [8] */
    

  124.       __IO uint32_t lextstblien          : 1; /* [9] */
    

  125.       __IO uint32_t hickstblien          : 1; /* [10] */
    

  126.       __IO uint32_t hextstblien          : 1; /* [11] */
    

  127.       __IO uint32_t pllstblien           : 1; /* [12] */
    

  128.       __IO uint32_t reserved2            : 3; /* [15:13] */
    

  129.       __IO uint32_t lickstblfc           : 1; /* [16] */
    

  130.       __IO uint32_t lextstblfc           : 1; /* [17] */
    

  131.       __IO uint32_t hickstblfc           : 1; /* [18] */
    

  132.       __IO uint32_t hextstblfc           : 1; /* [19] */
    

  133.       __IO uint32_t pllstblfc            : 1; /* [20] */
    

  134.       __IO uint32_t reserved3            : 2; /* [22:21] */
    

  135.       __IO uint32_t cfdfc                : 1; /* [23] */
    

  136.       __IO uint32_t reserved4            : 8; /* [31:24] */
    

  137.     } clkint_bit;
    

  138.   };
    


  139. 

  140.   /**
    

  141.     * @brief crm apb2rst register, offset:0x0C
    

  142.     */
    

  143.   union
    

  144.   {
    

  145.     __IO uint32_t apb2rst;
    

  146.     struct
    

  147.     {
    

  148.       __IO uint32_t iomuxrst             : 1; /* [0] */
    

  149.       __IO uint32_t exintrst             : 1; /* [1] */
    

  150.       __IO uint32_t gpioarst             : 1; /* [2] */
    

  151.       __IO uint32_t gpiobrst             : 1; /* [3] */
    

  152.       __IO uint32_t gpiocrst             : 1; /* [4] */
    

  153.       __IO uint32_t gpiodrst             : 1; /* [5] */
    

  154.       __IO uint32_t gpioerst             : 1; /* [6] */
    

  155.       __IO uint32_t reserved1            : 2; /* [8:7] */
    

  156.       __IO uint32_t adc1rst              : 1; /* [9] */
    

  157.       __IO uint32_t adc2rst              : 1; /* [10] */
    

  158.       __IO uint32_t tmr1rst              : 1; /* [11] */
    

  159.       __IO uint32_t spi1rst              : 1; /* [12] */
    

  160.       __IO uint32_t tmr8rst              : 1; /* [13] */
    

  161.       __IO uint32_t usart1rst            : 1; /* [14] */
    

  162.       __IO uint32_t adc3rst              : 1; /* [15] */
    

  163.       __IO uint32_t reserved2            : 3; /* [18:16] */
    

  164.       __IO uint32_t tmr9rst              : 1; /* [19] */
    

  165.       __IO uint32_t tmr10rst             : 1; /* [20] */
    

  166.       __IO uint32_t tmr11rst             : 1; /* [21] */
    

  167.       __IO uint32_t accrst               : 1; /* [22] */
    

  168.       __IO uint32_t i2c3rst              : 1; /* [23] */
    

  169.       __IO uint32_t usart6rst            : 1; /* [24] */
    

  170.       __IO uint32_t uart7rst             : 1; /* [25] */
    

  171.       __IO uint32_t uart8rst             : 1; /* [26] */
    

  172.       __IO uint32_t reserved3            : 5; /* [31:27] */
    

  173.     } apb2rst_bit;
    

  174.   };
    


  175. 

  176.   /**
    

  177.     * @brief crm apb1rst register, offset:0x10
    

  178.     */
    

  179.   union
    

  180.   {
    

  181.     __IO uint32_t apb1rst;
    

  182.     struct
    

  183.     {
    

  184.       __IO uint32_t tmr2rst              : 1; /* [0] */
    

  185.       __IO uint32_t tmr3rst              : 1; /* [1] */
    

  186.       __IO uint32_t tmr4rst              : 1; /* [2] */
    

  187.       __IO uint32_t tmr5rst              : 1; /* [3] */
    

  188.       __IO uint32_t tmr6rst              : 1; /* [4] */
    

  189.       __IO uint32_t tmr7rst              : 1; /* [5] */
    

  190.       __IO uint32_t tmr12rst             : 1; /* [6] */
    

  191.       __IO uint32_t tmr13rst             : 1; /* [7] */
    

  192.       __IO uint32_t tmr14rst             : 1; /* [8] */
    

  193.       __IO uint32_t reserved1            : 2; /* [10:9] */
    

  194.       __IO uint32_t wwdtrst              : 1; /* [11] */
    

  195.       __IO uint32_t reserved2            : 2; /* [13:12] */
    

  196.       __IO uint32_t spi2rst              : 1; /* [14] */
    

  197.       __IO uint32_t spi3rst              : 1; /* [15] */
    

  198.       __IO uint32_t spi4rst              : 1; /* [16] */
    

  199.       __IO uint32_t usart2rst            : 1; /* [17] */
    

  200.       __IO uint32_t usart3rst            : 1; /* [18] */
    

  201.       __IO uint32_t uart4rst             : 1; /* [19] */
    

  202.       __IO uint32_t uart5rst             : 1; /* [20] */
    

  203.       __IO uint32_t i2c1rst              : 1; /* [21] */
    

  204.       __IO uint32_t i2c2rst              : 1; /* [22] */
    

  205.       __IO uint32_t usbrst               : 1; /* [23] */
    

  206.       __IO uint32_t reserved3            : 1; /* [24] */
    

  207.       __IO uint32_t can1rst              : 1; /* [25] */
    

  208.       __IO uint32_t can2rst              : 1; /* [26] */
    

  209.       __IO uint32_t bprrst               : 1; /* [27] */
    

  210.       __IO uint32_t pwcrst               : 1; /* [28] */
    

  211.       __IO uint32_t dacrst               : 1; /* [29] */
    

  212.       __IO uint32_t reserved4            : 2; /* [31:30] */
    

  213.     } apb1rst_bit;
    

  214.   };
    


  215. 

  216.   /**
    

  217.     * @brief crm ahben register, offset:0x14
    

  218.     */
    

  219.   union
    

  220.   {
    

  221.     __IO uint32_t ahben;
    

  222. #if defined (AT32F403Axx)
    

  223.     struct
    

  224.     {
    

  225.       __IO uint32_t dma1en               : 1; /* [0] */
    

  226.       __IO uint32_t dma2en               : 1; /* [1] */
    

  227.       __IO uint32_t sramen               : 1; /* [2] */
    

  228.       __IO uint32_t reserved1            : 1; /* [3] */
    

  229.       __IO uint32_t flashen              : 1; /* [4] */
    

  230.       __IO uint32_t reserved2            : 1; /* [5] */
    

  231.       __IO uint32_t crcen                : 1; /* [6] */
    

  232.       __IO uint32_t reserved3            : 1; /* [7] */
    

  233.       __IO uint32_t xmcen                : 1; /* [8] */
    

  234.       __IO uint32_t reserved4            : 1; /* [9] */
    

  235.       __IO uint32_t sdio1en              : 1; /* [10] */
    

  236.       __IO uint32_t sdio2en              : 1; /* [11] */
    

  237.       __IO uint32_t reserved5            : 20;/* [31:12] */
    

  238.     } ahben_bit;
    

  239. #endif
    

  240. #if defined (AT32F407xx)
    

  241.     struct
    

  242.     {
    

  243.       __IO uint32_t dma1en               : 1; /* [0] */
    

  244.       __IO uint32_t dma2en               : 1; /* [1] */
    

  245.       __IO uint32_t sramen               : 1; /* [2] */
    

  246.       __IO uint32_t reserved1            : 1; /* [3] */
    

  247.       __IO uint32_t flashen              : 1; /* [4] */
    

  248.       __IO uint32_t reserved2            : 1; /* [5] */
    

  249.       __IO uint32_t crcen                : 1; /* [6] */
    

  250.       __IO uint32_t reserved3            : 1; /* [7] */
    

  251.       __IO uint32_t xmcen                : 1; /* [8] */
    

  252.       __IO uint32_t reserved4            : 1; /* [9] */
    

  253.       __IO uint32_t sdio1en              : 1; /* [10] */
    

  254.       __IO uint32_t sdio2en              : 1; /* [11] */
    

  255.       __IO uint32_t reserved5            : 2; /* [13:12] */
    

  256.       __IO uint32_t emacen               : 1; /* [14] */
    

  257.       __IO uint32_t emactxen             : 1; /* [15] */
    

  258.       __IO uint32_t emacrxen             : 1; /* [16] */
    

  259.       __IO uint32_t reserved6            : 11;/* [27:17] */
    

  260.       __IO uint32_t emacptpen            : 1; /* [28] */
    

  261.       __IO uint32_t reserved7            : 3; /* [31:29] */
    

  262.     } ahben_bit;
    

  263. #endif
    

  264.   };
    


  265. 

  266.   /**
    

  267.     * @brief crm apb2en register, offset:0x18
    

  268.     */
    

  269.   union
    

  270.   {
    

  271.     __IO uint32_t apb2en;
    

  272.     struct
    

  273.     {
    

  274.       __IO uint32_t iomuxen              : 1; /* [0] */
    

  275.       __IO uint32_t reserved1            : 1; /* [1] */
    

  276.       __IO uint32_t gpioaen              : 1; /* [2] */
    

  277.       __IO uint32_t gpioben              : 1; /* [3] */
    

  278.       __IO uint32_t gpiocen              : 1; /* [4] */
    

  279.       __IO uint32_t gpioden              : 1; /* [5] */
    

  280.       __IO uint32_t gpioeen              : 1; /* [6] */
    

  281.       __IO uint32_t reserved2            : 2; /* [8:7] */
    

  282.       __IO uint32_t adc1en               : 1; /* [9] */
    

  283.       __IO uint32_t adc2en               : 1; /* [10] */
    

  284.       __IO uint32_t tmr1en               : 1; /* [11] */
    

  285.       __IO uint32_t spi1en               : 1; /* [12] */
    

  286.       __IO uint32_t tmr8en               : 1; /* [13] */
    

  287.       __IO uint32_t usart1en             : 1; /* [14] */
    

  288.       __IO uint32_t adc3en               : 1; /* [15] */
    

  289.       __IO uint32_t reserved3            : 3; /* [18:16] */
    

  290.       __IO uint32_t tmr9en               : 1; /* [19] */
    

  291.       __IO uint32_t tmr10en              : 1; /* [20] */
    

  292.       __IO uint32_t tmr11en              : 1; /* [21] */
    

  293.       __IO uint32_t accen                : 1; /* [22] */
    

  294.       __IO uint32_t i2c3en               : 1; /* [23] */
    

  295.       __IO uint32_t usart6en             : 1; /* [24] */
    

  296.       __IO uint32_t uart7en              : 1; /* [25] */
    

  297.       __IO uint32_t uart8en              : 1; /* [26] */
    

  298.       __IO uint32_t reserved4            : 5; /* [31:27] */
    

  299.     } apb2en_bit;
    

  300.   };
    


  301. 

  302.   /**
    

  303.     * @brief crm apb1en register, offset:0x1C
    

  304.     */
    

  305.   union
    

  306.   {
    

  307.     __IO uint32_t apb1en;
    

  308.     struct
    

  309.     {
    

  310.       __IO uint32_t tmr2en               : 1; /* [0] */
    

  311.       __IO uint32_t tmr3en               : 1; /* [1] */
    

  312.       __IO uint32_t tmr4en               : 1; /* [2] */
    

  313.       __IO uint32_t tmr5en               : 1; /* [3] */
    

  314.       __IO uint32_t tmr6en               : 1; /* [4] */
    

  315.       __IO uint32_t tmr7en               : 1; /* [5] */
    

  316.       __IO uint32_t tmr12en              : 1; /* [6] */
    

  317.       __IO uint32_t tmr13en              : 1; /* [7] */
    

  318.       __IO uint32_t tmr14en              : 1; /* [8] */
    

  319.       __IO uint32_t reserved1            : 2; /* [10:9] */
    

  320.       __IO uint32_t wwdten               : 1; /* [11] */
    

  321.       __IO uint32_t reserved2            : 2; /* [13:12] */
    

  322.       __IO uint32_t spi2en               : 1; /* [14] */
    

  323.       __IO uint32_t spi3en               : 1; /* [15] */
    

  324.       __IO uint32_t spi4en               : 1; /* [16] */
    

  325.       __IO uint32_t usart2en             : 1; /* [17] */
    

  326.       __IO uint32_t usart3en             : 1; /* [18] */
    

  327.       __IO uint32_t uart4en              : 1; /* [19] */
    

  328.       __IO uint32_t uart5en              : 1; /* [20] */
    

  329.       __IO uint32_t i2c1en               : 1; /* [21] */
    

  330.       __IO uint32_t i2c2en               : 1; /* [22] */
    

  331.       __IO uint32_t usben                : 1; /* [23] */
    

  332.       __IO uint32_t reserved3            : 1; /* [24] */
    

  333.       __IO uint32_t can1en               : 1; /* [25] */
    

  334.       __IO uint32_t can2en               : 1; /* [26] */
    

  335.       __IO uint32_t bpren                : 1; /* [27] */
    

  336.       __IO uint32_t pwcen                : 1; /* [28] */
    

  337.       __IO uint32_t dacen                : 1; /* [29] */
    

  338.       __IO uint32_t reserved4            : 2; /* [31:30] */
    

  339.     } apb1en_bit;
    

  340.   };
    


  341. 

  342.   /**
    

  343.     * @brief crm bpdc register, offset:0x20
    

  344.     */
    

  345.   union
    

  346.   {
    

  347.     __IO uint32_t bpdc;
    

  348.     struct
    

  349.     {
    

  350.       __IO uint32_t lexten               : 1; /* [0] */
    

  351.       __IO uint32_t lextstbl             : 1; /* [1] */
    

  352.       __IO uint32_t lextbyps             : 1; /* [2] */
    

  353.       __IO uint32_t reserved1            : 5; /* [7:3] */
    

  354.       __IO uint32_t rtcsel               : 2; /* [9:8] */
    

  355.       __IO uint32_t reserved2            : 5; /* [14:10] */
    

  356.       __IO uint32_t rtcen                : 1; /* [15] */
    

  357.       __IO uint32_t bpdrst               : 1; /* [16] */
    

  358.       __IO uint32_t reserved3            : 15;/* [31:17] */
    

  359.     } bpdc_bit;
    

  360.   };
    


  361. 

  362.   /**
    

  363.     * @brief crm ctrlsts register, offset:0x24
    

  364.     */
    

  365.   union
    

  366.   {
    

  367.     __IO uint32_t ctrlsts;
    

  368.     struct
    

  369.     {
    

  370.       __IO uint32_t licken               : 1; /* [0] */
    

  371.       __IO uint32_t lickstbl             : 1; /* [1] */
    

  372.       __IO uint32_t reserved1            : 22;/* [23:2] */
    

  373.       __IO uint32_t rstfc                : 1; /* [24] */
    

  374.       __IO uint32_t reserved2            : 1; /* [25] */
    

  375.       __IO uint32_t nrstf                : 1; /* [26] */
    

  376.       __IO uint32_t porrstf              : 1; /* [27] */
    

  377.       __IO uint32_t swrstf               : 1; /* [28] */
    

  378.       __IO uint32_t wdtrstf              : 1; /* [29] */
    

  379.       __IO uint32_t wwdtrstf             : 1; /* [30] */
    

  380.       __IO uint32_t lprstf               : 1; /* [31] */
    

  381.     } ctrlsts_bit;
    

  382.   };
    


  383. 

  384.   /**
    

  385.     * @brief crm ahbrst register, offset:0x28
    

  386.     */
    

  387.   union
    

  388.   {
    

  389.     __IO uint32_t ahbrst;
    

  390. #if defined (AT32F407xx)
    

  391.     struct
    

  392.     {
    

  393.       __IO uint32_t reserved1            : 14;/* [13:0] */
    

  394.       __IO uint32_t emacrst              : 1; /* [14] */
    

  395.       __IO uint32_t reserved2            : 17;/* [31:15] */
    

  396.     } ahbrst_bit;
    

  397. #endif
    

  398.   };
    


  399. 

  400.   /**
    

  401.     * @brief crm reserved1 register, offset:0x2C
    

  402.     */
    

  403.   __IO uint32_t reserved1;
    


  404. 

  405.   /**
    

  406.     * @brief crm misc1 register, offset:0x30
    

  407.     */
    

  408.   union
    

  409.   {
    

  410.     __IO uint32_t misc1;
    

  411.     struct
    

  412.     {
    

  413.       __IO uint32_t hickcal_key          : 8; /* [7:0] */
    

  414.       __IO uint32_t reserved1            : 8; /* [15:8] */
    

  415.       __IO uint32_t clkout_sel           : 1; /* [16] */
    

  416.       __IO uint32_t reserved2            : 7; /* [23:17] */
    

  417.       __IO uint32_t usbbufs              : 1; /* [24] */
    

  418.       __IO uint32_t hickdiv              : 1; /* [25] */
    

  419.       __IO uint32_t reserved3            : 2; /* [27:26] */
    

  420.       __IO uint32_t clkoutdiv            : 4; /* [31:28] */
    

  421.     } misc1_bit;
    

  422.   };
    


  423. 

  424.   /**
    

  425.     * @brief crm reserved2 register, offset:0x4C~0x34
    

  426.     */
    

  427.   __IO uint32_t reserved2[7];
    


  428. 

  429.   /**
    

  430.     * @brief crm misc2 register, offset:0x50
    

  431.     */
    

  432.   union
    

  433.   {
    

  434.     __IO uint32_t misc2;
    

  435.     struct
    

  436.     {
    

  437.       __IO uint32_t reserved1            : 16;/* [15:0] */
    

  438.       __IO uint32_t clk_to_tmr           : 1; /* [16] */
    

  439.       __IO uint32_t reserved2            : 15;/* [31:17] */
    

  440.     } misc2_bit;
    

  441.   };
    


  442. 

  443.   /**
    

  444.     * @brief crm misc3 register, offset:0x54
    

  445.     */
    

  446.   union
    

  447.   {
    

  448.     __IO uint32_t misc3;
    

  449.     struct
    

  450.     {
    

  451.       __IO uint32_t reserved1            : 4; /* [3:0] */
    

  452.       __IO uint32_t auto_step_en         : 2; /* [5:4] */
    

  453.       __IO uint32_t reserved2            : 2; /* [7:6] */
    

  454.       __IO uint32_t hick_to_usb          : 1; /* [8] */
    

  455.       __IO uint32_t hick_to_sclk         : 1; /* [9] */
    

  456.       __IO uint32_t reserved3            : 2; /* [11:10] */
    

  457.       __IO uint32_t hextdiv              : 2; /* [13:12] */
    

  458.       __IO uint32_t reserved4            : 1; /* [14] */
    

  459.       __IO uint32_t emac_pps_sel         : 1; /* [15] */
    

  460.       __IO uint32_t reserved5            : 16;/* [31:16] */
    

  461.     } misc3_bit;
    

  462.   };
    


  463. 

  464.   /**
    

  465.     * @brief crm reserved3 register, offset:0x58
    

  466.     */
    

  467.   __IO uint32_t reserved3;
    


  468. 

  469.   /**
    

  470.     * @brief crm intmap register, offset:0x5C
    

  471.     */
    

  472.   union
    

  473.   {
    

  474.     __IO uint32_t intmap;
    

  475.     struct
    

  476.     {
    

  477.       __IO uint32_t usbintmap            : 1; /* [0] */
    

  478.       __IO uint32_t reserved1            : 31;/* [31:1] */
    

  479.     } intmap_bit;
    

  480.   };
    


  481. 

  482. } crm_type;
    


  483. 

  484. #define CRM                              ((crm_type *) CRM_BASE)
    


  485. 

  486. typedef enum
    

  487. {
    

  488.   CRM_SCLK_HICK                          = 0x00, /*!< select high speed internal clock as sclk */
    

  489.   CRM_SCLK_HEXT                          = 0x01, /*!< select high speed external crystal as sclk */
    

  490.   CRM_SCLK_PLL                           = 0x02  /*!< select phase locking loop clock as sclk */
    

  491. } crm_sclk_type;
    


  492. 

  493. void crm_reset(void)
    

  494. {
    

  495.   /* reset the crm clock configuration to the default reset state(for debug purpose) */
    

  496.   /* set hicken bit */
    

  497.   CRM->ctrl_bit.hicken = true;
    


  498. 

  499.   /* wait hick stable */
    

  500.   while(CRM->ctrl_bit.hickstbl != SET);
    


  501. 

  502.   /* hick used as system clock */
    

  503.   CRM->cfg_bit.sclksel = CRM_SCLK_HICK;
    


  504. 

  505.   /* wait sclk switch status */
    

  506.   while(CRM->cfg_bit.sclksts != CRM_SCLK_HICK);
    


  507. 

  508.   /* reset cfg register, include sclk switch, ahbdiv, apb1div, apb2div, adcdiv,
    

  509.      clkout pllrcs, pllhextdiv, pllmult, usbdiv and pllrange bits */
    

  510.   CRM->cfg = 0;
    


  511. 

  512.   /* reset hexten, hextbyps, cfden and pllen bits */
    

  513.   CRM->ctrl &= ~(0x010D0000U);
    


  514. 

  515.   /* reset clkout[3], usbbufs, hickdiv, clkoutdiv */
    

  516.   CRM->misc1 = 0;
    


  517. 

  518.   /* disable all interrupts enable and clear pending bits  */
    

  519.   CRM->clkint = 0x009F0000;
    

  520. }
    


  521. 

  522. /////////////////////////////////////////////////////////////////////////////////////
    

  523. typedef enum
    

  524. {
    

  525.   CRM_CLOCK_SOURCE_HICK                  = 0x00, /*!< high speed internal clock */
    

  526.   CRM_CLOCK_SOURCE_HEXT                  = 0x01, /*!< high speed external crystal */
    

  527.   CRM_CLOCK_SOURCE_PLL                   = 0x02, /*!< phase locking loop */
    

  528.   CRM_CLOCK_SOURCE_LEXT                  = 0x03, /*!< low speed external crystal */
    

  529.   CRM_CLOCK_SOURCE_LICK                  = 0x04  /*!< low speed internal clock */
    

  530. } crm_clock_source_type;
    

  531. typedef enum {FALSE = 0, TRUE = !FALSE} confirm_state;
    

  532. void crm_clock_source_enable(crm_clock_source_type source, confirm_state new_state)
    

  533. {
    

  534.   switch(source)
    

  535.   {
    

  536.     case CRM_CLOCK_SOURCE_HICK:
    

  537.       CRM->ctrl_bit.hicken = new_state;
    

  538.       break;
    

  539.     case CRM_CLOCK_SOURCE_HEXT:
    

  540.       CRM->ctrl_bit.hexten = new_state;
    

  541.       break;
    

  542.     case CRM_CLOCK_SOURCE_PLL:
    

  543.       CRM->ctrl_bit.pllen = new_state;
    

  544.       break;
    

  545.     case CRM_CLOCK_SOURCE_LEXT:
    

  546.       CRM->bpdc_bit.lexten = new_state;
    

  547.       break;
    

  548.     case CRM_CLOCK_SOURCE_LICK:
    

  549.       CRM->ctrlsts_bit.licken = new_state;
    

  550.       break;
    

  551.     default:
    

  552.       break;
    

  553.   }
    

  554. }
    


  555. 

  556. /////////////////////////////////////////////////////////
    

  557. #define REG8(addr)                       *(volatile uint8_t *)(addr)
    

  558. #define REG16(addr)                      *(volatile uint16_t *)(addr)
    

  559. #define REG32(addr)                      *(volatile uint32_t *)(addr)
    

  560. #define CRM_PLL_STABLE_FLAG              MAKE_VALUE(0x00, 25) /*!< phase locking loop stable flag */
    

  561. #define HEXT_STARTUP_TIMEOUT     ((uint16_t)0x3000) /*!< time out for hext start up */
    

  562. #define MAKE_VALUE(reg_offset, bit_num)  (uint32_t)(((reg_offset) << 16) | (bit_num & 0x1F))
    

  563. #define CRM_HEXT_STABLE_FLAG             MAKE_VALUE(0x00, 17) /*!< high speed external crystal stable flag */
    

  564. #define PERIPH_REG(periph_base, value)   REG32((periph_base + (value >> 16)))
    

  565. #define PERIPH_REG_BIT(value)            (0x1U << (value & 0x1F))
    

  566. #define CRM_REG_BIT(value)               PERIPH_REG_BIT(value)
    

  567. #define CRM_REG(value)                   PERIPH_REG(CRM_BASE, value)
    

  568. bool crm_flag_get(uint32_t flag)
    

  569. {
    

  570.   bool status = RESET;
    

  571.   if((CRM_REG(flag) & CRM_REG_BIT(flag)) != CRM_REG_BIT(flag))
    

  572.   {
    

  573.     status = RESET;
    

  574.   }
    

  575.   else
    

  576.   {
    

  577.     status = SET;
    

  578.   }
    

  579.   return status;
    

  580. }
    


  581. 

  582. bool crm_hext_stable_wait(void)
    

  583. {
    

  584.   uint32_t stable_cnt = 0;
    

  585.   bool status = ERROR;
    


  586. 

  587.   while((crm_flag_get(CRM_HEXT_STABLE_FLAG) != SET) && (stable_cnt < HEXT_STARTUP_TIMEOUT))
    

  588.   {
    

  589.     stable_cnt ++;
    

  590.   }
    


  591. 

  592.   if(crm_flag_get(CRM_HEXT_STABLE_FLAG) != SET)
    

  593.   {
    

  594.     status = ERROR;
    

  595.   }
    

  596.   else
    

  597.   {
    

  598.     status = SUCCESS;
    

  599.   }
    


  600. 

  601.   return status;
    

  602. }
    

  603. /////////////////////////////////////////////////////
    


  604. 

  605. typedef enum
    

  606. {
    

  607.   CRM_PLL_SOURCE_HICK                    = 0x00, /*!< high speed internal clock as pll reference clock source */
    

  608.   CRM_PLL_SOURCE_HEXT                    = 0x01, /*!< high speed external crystal as pll reference clock source */
    

  609.   CRM_PLL_SOURCE_HEXT_DIV                = 0x02  /*!< high speed external crystal div as pll reference clock source */
    

  610. } crm_pll_clock_source_type;
    

  611. typedef enum
    

  612. {
    

  613.   CRM_PLL_MULT_2                         = 0,  /*!< pll multiplication factor 2 */
    

  614.   CRM_PLL_MULT_3                         = 1,  /*!< pll multiplication factor 3 */
    

  615.   CRM_PLL_MULT_4                         = 2,  /*!< pll multiplication factor 4 */
    

  616.   CRM_PLL_MULT_5                         = 3,  /*!< pll multiplication factor 5 */
    

  617.   CRM_PLL_MULT_6                         = 4,  /*!< pll multiplication factor 6 */
    

  618.   CRM_PLL_MULT_7                         = 5,  /*!< pll multiplication factor 7 */
    

  619.   CRM_PLL_MULT_8                         = 6,  /*!< pll multiplication factor 8 */
    

  620.   CRM_PLL_MULT_9                         = 7,  /*!< pll multiplication factor 9 */
    

  621.   CRM_PLL_MULT_10                        = 8,  /*!< pll multiplication factor 10 */
    

  622.   CRM_PLL_MULT_11                        = 9,  /*!< pll multiplication factor 11 */
    

  623.   CRM_PLL_MULT_12                        = 10, /*!< pll multiplication factor 12 */
    

  624.   CRM_PLL_MULT_13                        = 11, /*!< pll multiplication factor 13 */
    

  625.   CRM_PLL_MULT_14                        = 12, /*!< pll multiplication factor 14 */
    

  626.   CRM_PLL_MULT_15                        = 13, /*!< pll multiplication factor 15 */
    

  627.   CRM_PLL_MULT_16                        = 14, /*!< pll multiplication factor 16 */
    

  628.   CRM_PLL_MULT_17                        = 15, /*!< pll multiplication factor 17 */
    

  629.   CRM_PLL_MULT_18                        = 16, /*!< pll multiplication factor 18 */
    

  630.   CRM_PLL_MULT_19                        = 17, /*!< pll multiplication factor 19 */
    

  631.   CRM_PLL_MULT_20                        = 18, /*!< pll multiplication factor 20 */
    

  632.   CRM_PLL_MULT_21                        = 19, /*!< pll multiplication factor 21 */
    

  633.   CRM_PLL_MULT_22                        = 20, /*!< pll multiplication factor 22 */
    

  634.   CRM_PLL_MULT_23                        = 21, /*!< pll multiplication factor 23 */
    

  635.   CRM_PLL_MULT_24                        = 22, /*!< pll multiplication factor 24 */
    

  636.   CRM_PLL_MULT_25                        = 23, /*!< pll multiplication factor 25 */
    

  637.   CRM_PLL_MULT_26                        = 24, /*!< pll multiplication factor 26 */
    

  638.   CRM_PLL_MULT_27                        = 25, /*!< pll multiplication factor 27 */
    

  639.   CRM_PLL_MULT_28                        = 26, /*!< pll multiplication factor 28 */
    

  640.   CRM_PLL_MULT_29                        = 27, /*!< pll multiplication factor 29 */
    

  641.   CRM_PLL_MULT_30                        = 28, /*!< pll multiplication factor 30 */
    

  642.   CRM_PLL_MULT_31                        = 29, /*!< pll multiplication factor 31 */
    

  643.   CRM_PLL_MULT_32                        = 30, /*!< pll multiplication factor 32 */
    

  644.   CRM_PLL_MULT_33                        = 31, /*!< pll multiplication factor 33 */
    

  645.   CRM_PLL_MULT_34                        = 32, /*!< pll multiplication factor 34 */
    

  646.   CRM_PLL_MULT_35                        = 33, /*!< pll multiplication factor 35 */
    

  647.   CRM_PLL_MULT_36                        = 34, /*!< pll multiplication factor 36 */
    

  648.   CRM_PLL_MULT_37                        = 35, /*!< pll multiplication factor 37 */
    

  649.   CRM_PLL_MULT_38                        = 36, /*!< pll multiplication factor 38 */
    

  650.   CRM_PLL_MULT_39                        = 37, /*!< pll multiplication factor 39 */
    

  651.   CRM_PLL_MULT_40                        = 38, /*!< pll multiplication factor 40 */
    

  652.   CRM_PLL_MULT_41                        = 39, /*!< pll multiplication factor 41 */
    

  653.   CRM_PLL_MULT_42                        = 40, /*!< pll multiplication factor 42 */
    

  654.   CRM_PLL_MULT_43                        = 41, /*!< pll multiplication factor 43 */
    

  655.   CRM_PLL_MULT_44                        = 42, /*!< pll multiplication factor 44 */
    

  656.   CRM_PLL_MULT_45                        = 43, /*!< pll multiplication factor 45 */
    

  657.   CRM_PLL_MULT_46                        = 44, /*!< pll multiplication factor 46 */
    

  658.   CRM_PLL_MULT_47                        = 45, /*!< pll multiplication factor 47 */
    

  659.   CRM_PLL_MULT_48                        = 46, /*!< pll multiplication factor 48 */
    

  660.   CRM_PLL_MULT_49                        = 47, /*!< pll multiplication factor 49 */
    

  661.   CRM_PLL_MULT_50                        = 48, /*!< pll multiplication factor 50 */
    

  662.   CRM_PLL_MULT_51                        = 49, /*!< pll multiplication factor 51 */
    

  663.   CRM_PLL_MULT_52                        = 50, /*!< pll multiplication factor 52 */
    

  664.   CRM_PLL_MULT_53                        = 51, /*!< pll multiplication factor 53 */
    

  665.   CRM_PLL_MULT_54                        = 52, /*!< pll multiplication factor 54 */
    

  666.   CRM_PLL_MULT_55                        = 53, /*!< pll multiplication factor 55 */
    

  667.   CRM_PLL_MULT_56                        = 54, /*!< pll multiplication factor 56 */
    

  668.   CRM_PLL_MULT_57                        = 55, /*!< pll multiplication factor 57 */
    

  669.   CRM_PLL_MULT_58                        = 56, /*!< pll multiplication factor 58 */
    

  670.   CRM_PLL_MULT_59                        = 57, /*!< pll multiplication factor 59 */
    

  671.   CRM_PLL_MULT_60                        = 58, /*!< pll multiplication factor 60 */
    

  672.   CRM_PLL_MULT_61                        = 59, /*!< pll multiplication factor 61 */
    

  673.   CRM_PLL_MULT_62                        = 60, /*!< pll multiplication factor 62 */
    

  674.   CRM_PLL_MULT_63                        = 61, /*!< pll multiplication factor 63 */
    

  675.   CRM_PLL_MULT_64                        = 62  /*!< pll multiplication factor 64 */
    

  676. } crm_pll_mult_type;
    


  677. 

  678. typedef enum
    

  679. {
    

  680.   CRM_PLL_OUTPUT_RANGE_LE72MHZ           = 0x00, /*!< pll clock output range less than or equal to 72mhz */
    

  681.   CRM_PLL_OUTPUT_RANGE_GT72MHZ           = 0x01  /*!< pll clock output range greater than 72mhz */
    

  682. } crm_pll_output_range_type;
    


  683. 


  684. 

  685. void crm_pll_config(crm_pll_clock_source_type clock_source, crm_pll_mult_type mult_value, crm_pll_output_range_type pll_range)
    

  686. {
    

  687.   /* config pll clock source */
    

  688.   if(clock_source == CRM_PLL_SOURCE_HICK)
    

  689.   {
    

  690.     CRM->cfg_bit.pllrcs = FALSE;
    

  691.   }
    

  692.   else
    

  693.   {
    

  694.     CRM->cfg_bit.pllrcs = TRUE;
    

  695.     if(CRM_PLL_SOURCE_HEXT == clock_source)
    

  696.     {
    

  697.       CRM->cfg_bit.pllhextdiv = FALSE;
    

  698.     }
    

  699.     else
    

  700.     {
    

  701.       CRM->cfg_bit.pllhextdiv = TRUE;
    

  702.     }
    

  703.   }
    


  704. 

  705.   /* config pll multiplication factor */
    

  706.   CRM->cfg_bit.pllmult_l = (mult_value & 0x0F);
    

  707.   CRM->cfg_bit.pllmult_h = ((mult_value & 0x30) >> 4);
    


  708. 

  709.   /* config pll output range */
    

  710.   CRM->cfg_bit.pllrange = pll_range;
    

  711. }
    


  712. 

  713. //////////////////////////////////////////////////////
    

  714. typedef enum
    

  715. {
    

  716.   CRM_HEXT_DIV_2                         = 0x00, /*!< high speed external crystal div2 */
    

  717.   CRM_HEXT_DIV_3                         = 0x01, /*!< high speed external crystal div3 */
    

  718.   CRM_HEXT_DIV_4                         = 0x02, /*!< high speed external crystal div4 */
    

  719.   CRM_HEXT_DIV_5                         = 0x03  /*!< high speed external crystal div5 */
    

  720. } crm_hext_div_type;
    


  721. 

  722. void crm_hext_clock_div_set(crm_hext_div_type value)
    

  723. {
    

  724.   CRM->misc3_bit.hextdiv = value;
    

  725. }
    


  726. 

  727. ////////////////////////////////////////
    

  728. //
    

  729. //bool crm_flag_get(uint32_t flag)
    

  730. //{
    

  731. //  bool status = RESET;
    

  732. //  if((CRM_REG(flag) & CRM_REG_BIT(flag)) != CRM_REG_BIT(flag))
    

  733. //  {
    

  734. //    status = RESET;
    

  735. //  }
    

  736. //  else
    

  737. //  {
    

  738. //    status = SET;
    

  739. //  }
    

  740. //  return status;
    

  741. //}
    

  742. ///////////////////////////////////////////
    

  743. typedef enum
    

  744. {
    

  745.   CRM_AHB_DIV_1                          = 0x00, /*!< sclk div1 to ahbclk */
    

  746.   CRM_AHB_DIV_2                          = 0x08, /*!< sclk div2 to ahbclk */
    

  747.   CRM_AHB_DIV_4                          = 0x09, /*!< sclk div4 to ahbclk */
    

  748.   CRM_AHB_DIV_8                          = 0x0A, /*!< sclk div8 to ahbclk */
    

  749.   CRM_AHB_DIV_16                         = 0x0B, /*!< sclk div16 to ahbclk */
    

  750.   CRM_AHB_DIV_64                         = 0x0C, /*!< sclk div64 to ahbclk */
    

  751.   CRM_AHB_DIV_128                        = 0x0D, /*!< sclk div128 to ahbclk */
    

  752.   CRM_AHB_DIV_256                        = 0x0E, /*!< sclk div256 to ahbclk */
    

  753.   CRM_AHB_DIV_512                        = 0x0F  /*!< sclk div512 to ahbclk */
    

  754. } crm_ahb_div_type;
    


  755. 


  756. 

  757. void crm_ahb_div_set(crm_ahb_div_type value)
    

  758. {
    

  759.   CRM->cfg_bit.ahbdiv = value;
    

  760. }
    

  761. //////////////////////////
    

  762. typedef enum
    

  763. {
    

  764.   CRM_APB2_DIV_1                         = 0x00, /*!< ahbclk div1 to apb2clk */
    

  765.   CRM_APB2_DIV_2                         = 0x04, /*!< ahbclk div2 to apb2clk */
    

  766.   CRM_APB2_DIV_4                         = 0x05, /*!< ahbclk div4 to apb2clk */
    

  767.   CRM_APB2_DIV_8                         = 0x06, /*!< ahbclk div8 to apb2clk */
    

  768.   CRM_APB2_DIV_16                        = 0x07  /*!< ahbclk div16 to apb2clk */
    

  769. } crm_apb2_div_type;
    


  770. 

  771. void crm_apb2_div_set(crm_apb2_div_type value)
    

  772. {
    

  773.   CRM->cfg_bit.apb2div = value;
    

  774. }
    

  775. ///////////////////////////////////////
    

  776. typedef enum
    

  777. {
    

  778.   CRM_APB1_DIV_1                         = 0x00, /*!< ahbclk div1 to apb1clk */
    

  779.   CRM_APB1_DIV_2                         = 0x04, /*!< ahbclk div2 to apb1clk */
    

  780.   CRM_APB1_DIV_4                         = 0x05, /*!< ahbclk div4 to apb1clk */
    

  781.   CRM_APB1_DIV_8                         = 0x06, /*!< ahbclk div8 to apb1clk */
    

  782.   CRM_APB1_DIV_16                        = 0x07  /*!< ahbclk div16 to apb1clk */
    

  783. } crm_apb1_div_type;
    


  784. 

  785. void crm_apb1_div_set(crm_apb1_div_type value)
    

  786. {
    

  787.   CRM->cfg_bit.apb1div = value;
    

  788. }
    

  789. ////////////////////////////////////////
    

  790. typedef enum
    

  791. {
    

  792.   CRM_AUTO_STEP_MODE_DISABLE             = 0x00, /*!< disable auto step mode */
    

  793.   CRM_AUTO_STEP_MODE_ENABLE              = 0x03  /*!< enable auto step mode */
    

  794. } crm_auto_step_mode_type;
    

  795. void crm_auto_step_mode_enable(bool new_state)
    

  796. {
    

  797.   if(new_state == TRUE)
    

  798.     CRM->misc3_bit.auto_step_en = CRM_AUTO_STEP_MODE_ENABLE;
    

  799.   else
    

  800.     CRM->misc3_bit.auto_step_en = CRM_AUTO_STEP_MODE_DISABLE;
    

  801. }
    

  802. ////////////////////////////////////////////////
    

  803. void crm_sysclk_switch(crm_sclk_type value)
    

  804. {
    

  805.   CRM->cfg_bit.sclksel = value;
    

  806. }
    

  807. ///////////////////////////////////////////
    

  808. crm_sclk_type crm_sysclk_switch_status_get(void)
    

  809. {
    

  810.   return (crm_sclk_type)CRM->cfg_bit.sclksts;
    

  811. }
    

  812. /////////////////////////////////////////
    

  813. #define HICK_VALUE               ((uint32_t)8000000) /*!< value of the high speed internal clock in hz */
    

  814. #define HEXT_VALUE               ((uint32_t)N_ConfigSys_CrystalOsc) /*!< value of the high speed exernal crystal in hz */
    

  815. unsigned int system_core_clock           = HICK_VALUE; /*!< system clock frequency (core clock) */
    

  816. void system_core_clock_update(void)
    

  817. {
    

  818.   uint32_t hext_prediv = 0, pll_mult = 0, pll_mult_h = 0, pll_clock_source = 0, temp = 0, div_value = 0;
    

  819.   crm_sclk_type sclk_source;
    


  820. 

  821.   static const uint8_t sys_ahb_div_table[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};
    


  822. 

  823.   /* get sclk source */
    

  824.   sclk_source = crm_sysclk_switch_status_get();
    


  825. 

  826.   switch(sclk_source)
    

  827.   {
    

  828.     case CRM_SCLK_HICK:
    

  829.       if(((CRM->misc3_bit.hick_to_sclk) != RESET) && ((CRM->misc1_bit.hickdiv) != RESET))
    

  830.         system_core_clock = HICK_VALUE * 6;
    

  831.       else
    

  832.         system_core_clock = HICK_VALUE;
    

  833.       break;
    

  834.     case CRM_SCLK_HEXT:
    

  835.       system_core_clock = HEXT_VALUE;
    

  836.       break;
    

  837.     case CRM_SCLK_PLL:
    

  838.       pll_clock_source = CRM->cfg_bit.pllrcs;
    

  839.       {
    

  840.         /* get multiplication factor */
    

  841.         pll_mult = CRM->cfg_bit.pllmult_l;
    

  842.         pll_mult_h = CRM->cfg_bit.pllmult_h;
    

  843.         /* process high bits */
    

  844.         if((pll_mult_h != 0U) || (pll_mult == 15U)){
    

  845.             pll_mult += ((16U * pll_mult_h) + 1U);
    

  846.         }
    

  847.         else
    

  848.         {
    

  849.             pll_mult += 2U;
    

  850.         }
    


  851. 

  852.         if (pll_clock_source == 0x00)
    

  853.         {
    

  854.           /* hick divided by 2 selected as pll clock entry */
    

  855.           system_core_clock = (HICK_VALUE >> 1) * pll_mult;
    

  856.         }
    

  857.         else
    

  858.         {
    

  859.           /* hext selected as pll clock entry */
    

  860.           if (CRM->cfg_bit.pllhextdiv != RESET)
    

  861.           {
    

  862.             hext_prediv = CRM->misc3_bit.hextdiv;
    


  863. 

  864.             /* hext clock divided by 2 */
    

  865.             system_core_clock = (HEXT_VALUE / (hext_prediv + 2)) * pll_mult;
    

  866.           }
    

  867.           else
    

  868.           {
    

  869.             system_core_clock = HEXT_VALUE * pll_mult;
    

  870.           }
    

  871.         }
    

  872.       }
    

  873.       break;
    

  874.     default:
    

  875.       system_core_clock = HICK_VALUE;
    

  876.       break;
    

  877.   }
    


  878. 

  879.   /* compute sclk, ahbclk frequency */
    

  880.   /* get ahb division */
    

  881.   temp = CRM->cfg_bit.ahbdiv;
    

  882.   div_value = sys_ahb_div_table[temp];
    

  883.   /* ahbclk frequency */
    

  884.   system_core_clock = system_core_clock >> div_value;
    

  885. }
    

  886. //////////////////////////////////////
    

  887. //设置时钟,有错误最大只能到17倍频
    

  888. void M_At32F40X_SystemClock(uint32_t  RCC_PLLMul_x )
    

  889. {
    

  890. /* reset crm */
    

  891.     crm_pll_mult_type T_bp;
    

  892.     //处理倍频
    

  893.     switch(RCC_PLLMul_x)
    

  894.     {
    

  895.         case 2:
    

  896.             T_bp = CRM_PLL_MULT_2;
    

  897.         break;
    

  898.         case 3:
    

  899.             T_bp = CRM_PLL_MULT_3;
    

  900.         break;
    

  901.         case 4:
    

  902.             T_bp = CRM_PLL_MULT_4;
    

  903.         break;
    

  904.         case 5:
    

  905.             T_bp = CRM_PLL_MULT_5;
    

  906.         break;
    

  907.         case 6:
    

  908.             T_bp = CRM_PLL_MULT_6;
    

  909.         break;
    

  910.         case 7:
    

  911.             T_bp = CRM_PLL_MULT_7;
    

  912.         break;
    

  913.         case 8:
    

  914.             T_bp = CRM_PLL_MULT_8;
    

  915.         break;
    

  916.         case 9:
    

  917.             T_bp = CRM_PLL_MULT_9;
    

  918.         break;
    

  919.         case 10:
    

  920.             T_bp = CRM_PLL_MULT_10;
    

  921.         break;
    

  922.         case 11:
    

  923.             T_bp = CRM_PLL_MULT_11;
    

  924.         break;
    

  925.         case 12:
    

  926.             T_bp = CRM_PLL_MULT_12;
    

  927.         break;
    

  928.         case 13:
    

  929.             T_bp = CRM_PLL_MULT_13;
    

  930.         break;
    

  931.         case 14:
    

  932.             T_bp = CRM_PLL_MULT_14;
    

  933.         break;
    

  934.         case 15:
    

  935.             T_bp = CRM_PLL_MULT_15;
    

  936.         break;
    

  937.         case 16:
    

  938.             T_bp = CRM_PLL_MULT_16;
    

  939.         break;
    

  940.         case 17:
    

  941.             T_bp = CRM_PLL_MULT_17;
    

  942.         break;
    

  943.         case 18:
    

  944.             T_bp = CRM_PLL_MULT_18;
    

  945.         break;
    

  946.         case 19:
    

  947.             T_bp = CRM_PLL_MULT_19;
    

  948.         break;
    

  949.         case 20:
    

  950.             T_bp = CRM_PLL_MULT_20;
    

  951.         break;
    

  952.         case 21:
    

  953.             T_bp = CRM_PLL_MULT_21;
    

  954.         break;
    

  955.         case 22:
    

  956.             T_bp = CRM_PLL_MULT_22;
    

  957.         break;
    

  958.         case 23:
    

  959.             T_bp = CRM_PLL_MULT_23;
    

  960.         break;
    

  961.         case 24:
    

  962.             T_bp = CRM_PLL_MULT_24;
    

  963.         break;
    

  964.         case 25:
    

  965.             T_bp = CRM_PLL_MULT_25;
    

  966.         break;
    

  967.         case 26:
    

  968.             T_bp = CRM_PLL_MULT_26;
    

  969.         break;
    

  970.         case 27:
    

  971.             T_bp = CRM_PLL_MULT_27;
    

  972.         break;
    

  973.         case 28:
    

  974.             T_bp = CRM_PLL_MULT_28;
    

  975.         break;
    

  976.         case 29:
    

  977.             T_bp = CRM_PLL_MULT_29;
    

  978.         break;
    

  979.         case 30:
    

  980.             T_bp = CRM_PLL_MULT_30;
    

  981.         break;
    

  982.         case 31:
    

  983.             T_bp = CRM_PLL_MULT_31;
    

  984.         break;
    

  985.         case 32:
    

  986.             T_bp = CRM_PLL_MULT_32;
    

  987.         break;
    

  988.         case 33:
    

  989.             T_bp = CRM_PLL_MULT_33;
    

  990.         break;
    

  991.         case 34:
    

  992.             T_bp = CRM_PLL_MULT_34;
    

  993.         break;
    

  994.         case 35:
    

  995.             T_bp = CRM_PLL_MULT_35;
    

  996.         break;
    

  997.         case 36:
    

  998.             T_bp = CRM_PLL_MULT_36;
    

  999.         break;
    

  1000.         case 37:
    

  1001.             T_bp = CRM_PLL_MULT_37;
    

  1002.         break;
    

  1003.         case 38:
    

  1004.             T_bp = CRM_PLL_MULT_38;
    

  1005.         break;
    

  1006.         case 39:
    

  1007.             T_bp = CRM_PLL_MULT_39;
    

  1008.         break;    
    

  1009.         case 40:
    

  1010.             T_bp = CRM_PLL_MULT_40;
    

  1011.         break;
    

  1012.         case 41:
    

  1013.             T_bp = CRM_PLL_MULT_41;
    

  1014.         break;
    

  1015.         case 42:
    

  1016.             T_bp = CRM_PLL_MULT_42;
    

  1017.         break;
    

  1018.         case 43:
    

  1019.             T_bp = CRM_PLL_MULT_43;
    

  1020.         break;
    

  1021.         case 44:
    

  1022.             T_bp = CRM_PLL_MULT_44;
    

  1023.         break;
    

  1024.         case 45:
    

  1025.             T_bp = CRM_PLL_MULT_45;
    

  1026.         break;
    

  1027.         case 46:
    

  1028.             T_bp = CRM_PLL_MULT_46;
    

  1029.         break;
    

  1030.         case 47:
    

  1031.             T_bp = CRM_PLL_MULT_47;
    

  1032.         break;
    

  1033.         case 48:
    

  1034.             T_bp = CRM_PLL_MULT_48;
    

  1035.         break;
    

  1036.         case 49:
    

  1037.             T_bp = CRM_PLL_MULT_49;
    

  1038.         break;
    

  1039.         case 50:
    

  1040.             T_bp = CRM_PLL_MULT_50;
    

  1041.         break;
    

  1042.         case 51:
    

  1043.             T_bp = CRM_PLL_MULT_51;
    

  1044.         break;
    

  1045.         case 52:
    

  1046.             T_bp = CRM_PLL_MULT_52;
    

  1047.         break;
    

  1048.         case 53:
    

  1049.             T_bp = CRM_PLL_MULT_53;
    

  1050.         break;
    

  1051.         case 54:
    

  1052.             T_bp = CRM_PLL_MULT_54;
    

  1053.         break;
    

  1054.         case 55:
    

  1055.             T_bp = CRM_PLL_MULT_55;
    

  1056.         break;
    

  1057.         case 56:
    

  1058.             T_bp = CRM_PLL_MULT_56;
    

  1059.         break;
    

  1060.         case 57:
    

  1061.             T_bp = CRM_PLL_MULT_57;
    

  1062.         break;
    

  1063.         case 58:
    

  1064.             T_bp = CRM_PLL_MULT_58;
    

  1065.         break;
    

  1066.         case 59:
    

  1067.             T_bp = CRM_PLL_MULT_59;
    

  1068.         break;
    

  1069.         case 60:
    

  1070.             T_bp = CRM_PLL_MULT_60;
    

  1071.         break;
    

  1072.         case 61:
    

  1073.             T_bp = CRM_PLL_MULT_61;
    

  1074.         break;
    

  1075.         case 62:
    

  1076.             T_bp = CRM_PLL_MULT_62;
    

  1077.         break;
    

  1078.         case 63:
    

  1079.             T_bp = CRM_PLL_MULT_63;
    

  1080.         break;
    

  1081.         case 64:
    

  1082.             T_bp = CRM_PLL_MULT_64;
    

  1083.         break;
    

  1084.         default:
    

  1085.             T_bp = CRM_PLL_MULT_4;
    

  1086.         break;          
    

  1087.     }  
    

  1088.   /* reset crm */
    

  1089.   crm_reset();
    


  1090. 

  1091.   /* enable hext */
    

  1092.   crm_clock_source_enable(CRM_CLOCK_SOURCE_HEXT, TRUE);
    


  1093. 

  1094.    /* wait till hext is ready */
    

  1095.   while(crm_hext_stable_wait() == ERROR)
    

  1096.   {
    

  1097.   }
    


  1098. 


  1099. 

  1100.   /* config pll clock resource */
    

  1101.   crm_pll_config(CRM_PLL_SOURCE_HEXT, T_bp, CRM_PLL_OUTPUT_RANGE_GT72MHZ);
    


  1102. 

  1103.   /* enable pll */
    

  1104.   crm_clock_source_enable(CRM_CLOCK_SOURCE_PLL, TRUE);
    


  1105. 

  1106.   /* wait till pll is ready */
    

  1107.   while(crm_flag_get(CRM_PLL_STABLE_FLAG) != SET)
    

  1108.   {
    

  1109.   }
    


  1110. 


  1111. 

  1112.   /* config ahbclk */
    

  1113.   crm_ahb_div_set(CRM_AHB_DIV_1);
    


  1114. 

  1115.   /* config apb2clk */
    

  1116.   crm_apb2_div_set(CRM_APB2_DIV_2);
    


  1117. 

  1118.   /* config apb1clk */
    

  1119.   crm_apb1_div_set(CRM_APB1_DIV_2);
    


  1120. 

  1121.   /* enable auto step mode */
    

  1122.   crm_auto_step_mode_enable(TRUE);
    


  1123. 


  1124. 

  1125.   /* select pll as system clock source */
    

  1126.   crm_sysclk_switch(CRM_SCLK_PLL);
    


  1127. 

  1128.   /* wait till pll is used as system clock source */
    

  1129.   while(crm_sysclk_switch_status_get() != CRM_SCLK_PLL)
    

  1130.   {
    

  1131.   }
    


  1132. 


  1133. 

  1134.   /* disable auto step mode */
    

  1135.   crm_auto_step_mode_enable(FALSE);
    


  1136. 


  1137. 

  1138.   /* update system_core_clock global variable */
    

  1139.   system_core_clock_update();
    

  1140. }





回复

收藏 举报

相关帖子
骑着蜗牛狂奔O 发表于 2022-5-25 10:20 | 显示全部楼层
你先用AT官方的库，设置到200M，然后把CRM的寄存器值记下来，对比你现在这个程序所得到的值，就可以看到差异，就能定位到问题点了
回复

收藏 举报

muyichuan2012 发表于 2022-5-25 13:11 | 显示全部楼层
可以看一下RM 关于PLL的倍频因子的寄存器   倍频因子相对于ST有增加。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

rafd

29

主题

84

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部