GD32引脚电容提高ADC精度

[复制链接]
1138|0
 楼主| 中国龙芯CDX 发表于 2023-6-27 16:00 | 显示全部楼层 |阅读模式
系统的硬件解耦对于采样精度提高尤为重要,我们推荐如 图 引脚电容设置图 所示解耦电
容的配置方式,在 MCU 端,对于模拟电源引脚,建议就近放置一个 1uF 与一个 10nF 的陶瓷
电容(ESR 较低)。对于其他的数字电源 V DD 引脚,就近放置一个 100nF 的陶瓷电容。对于
MCU 接地引脚,建议将模拟地与数字地采用 0 欧姆电阻或者磁珠连接,以屏蔽数字地对于模
拟地的干扰。
图 引脚电容设置图
1.png

您需要登录后才可以回帖 登录 | 注册

本版积分规则

339

主题

2677

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部