三位计时电路（今晚实验作业）

发表于 2013-5-10 16:23

1.设计三位计时器，计时范围0秒~9分59秒，要求电路具有启动，停止，复位三个按钮，时钟频率为1HZ，要求计时器的时间能在数码管上显示。
2.在上述计时器设计基础上，修改VHDL代码，要求只用一个按钮轮流实现启动，停止按钮，若连续按该按钮超过2秒，电路将复位。
惭愧，平时没认真上课，主要是搞单片机和C语言，我希望这门课就过过。

发表于 2013-5-11 22:55

不知道老兄要表达什么？

发表于 2013-5-24 16:57

用FPGA，还是自己用逻辑器件搭电路？

发表于 2013-5-24 17:01

求助来了

三位计时电路（今晚实验作业）

相关帖子

技术新星奖章

伴坛终老

精英会员奖章

奔腾之江水

技术奇才奖章

技术高手奖章

缘定三生

涓涓之细流

晶莹之水滴