FIR滤波器数据延迟请教

发表于 2013-9-2 14:55

现在准备做一个1000阶的滤波器，现在测试的40阶的滤波器用的寄存器延迟方法，然后再进行后续运算的.

begin

                        data1<=data_in;

                        data2<=data1;

                        data3<=data2;

                        data4<=data3;

                        data5<=data4;

                        data6<=data5;

                        data7<=data6;

                        data8<=data7;

                        data9<=data8;

                        data10<=data9;

                        data11<=data10;

                        data12<=data11;

                        data13<=data12;

                        data14<=data13;

                        data15<=data14;

                        data16<=data15;

但是如果用1000阶FIR滤波器的时候，这样写一个是代码维护性差，还有一个是寄存器资源不够，请问大家有什么好的办法来解决这个问题的？

发表于 2013-9-2 22:09

您看一下，用RAM存数，然后读地址呢

发表于 2013-9-2 22:09

个人的想法

发表于 2013-9-3 22:41

你这是shifter？一个LE有16位shifter，63个LE

发表于 2013-10-31 11:11

GoldSunMonkey 发表于 2013-9-2 22:09
您看一下，用RAM存数，然后读地址呢

AD进来的数据用RAM存入，然后再循环读？这样的话后期计算RAM数据的读出会浪费掉大量的时间？

发表于 2013-10-31 11:11

mr.king 发表于 2013-9-3 22:41
你这是shifter？一个LE有16位shifter，63个LE

shifter 是什么。。。

[FPGA] FIR滤波器数据延迟请教

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

七世轮回

精华达人奖章

湍急之河流

技术奇才奖章