21ic电子技术开发论坛 TE 相关帖子
TE 标签:

TE

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
为什么clock gate在综合的时候要调用库单元?
TEckcodeRTLTLC
新手园地 小蘭 2018-9-10 0 211 小蘭 2018-9-10 19:20
为什么做dft的时候,要把 clock gate bypass掉?
TEckbypassCANAN
新手园地 大碴子味 2018-9-10 0 291 大碴子味 2018-9-10 19:18
如何将APB3的slave改为APB4的slave?
slaveBridgeMasterTEST
新手园地 一亚麻怡 2018-9-10 0 372 一亚麻怡 2018-9-10 19:16
为什么在cmsdk_apb4_eg_slave中实例化cmsdk_clock_gate模块提示我对该模块没有定义?
cksdkTEslaveic
新手园地 小小的人呀 2018-9-10 0 222 小小的人呀 2018-9-10 19:08
AXI中为什么不去掉RID
bufferMasterTESTmaste
新手园地 怎么叫都可以 2018-9-10 0 302 怎么叫都可以 2018-9-10 18:42
请再具体描述一下axi的拓扑
拓扑MasterMESHslaveTE
新手园地 冷冻链 2018-9-10 0 237 冷冻链 2018-9-10 18:40
STA不是应该做完Route 以后 分析才有意义吗。 wire delay 再route 的时候不是实际电路的延迟吗
routeWire电路TEST
新手园地 肉坨坨 2018-9-10 0 369 肉坨坨 2018-9-10 16:20
承接PCB设计项目 创业|外包|承接 wjk00701 2018-9-10 3 736 wjk00701 2018-9-12 16:29
"is_clock_used_as_clock" attribute含义
seckTEIOcollection
新手园地 スモモ 2018-9-10 0 579 スモモ 2018-9-10 15:38
如何手动微调创建pg net补丁
NETTEcreateshapeWRITE
新手园地 白板就是这个 2018-9-10 0 441 白板就是这个 2018-9-10 15:26
问布局初始化时,site_row、cell_site和track之间距离是在哪里定义的?
TrackTEckceAC
新手园地 追光少年 2018-9-10 0 380 追光少年 2018-9-10 15:12
为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态?
TouchTEsesdck
新手园地 河童 2018-9-10 0 202 河童 2018-9-10 15:06
无法清除clock tree上的单元,无法合并clock gate CTS
TEckCONFIGeccReset
新手园地 你说说说说 2018-9-10 0 265 你说说说说 2018-9-10 15:02
在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗?
TEhd
新手园地 白鹭hu 2018-9-10 0 147 白鹭hu 2018-9-10 14:40
为什么重置sdc时,只重置clock port呢?
sddcckClocksTE
新手园地 棋王高手 2018-9-10 0 410 棋王高手 2018-9-10 15:04
skew的约束跨gen clock吗?
GengeckTEdc
新手园地 roucun 2018-9-10 0 193 roucun 2018-9-10 15:58
可选指令集的功能是否可以由必选指令集实现?
指令指令集TESTTEST
新手园地 白板就是这个 2018-9-10 0 235 白板就是这个 2018-9-10 16:52
在axi协议里面提到的写通道信息可以被认为是buffered如何理解?
bufferACANIOTE
新手园地 石头张 2018-9-10 0 252 石头张 2018-9-10 19:10
计算外设APB的时钟频率?
时钟频率psmbTEck
新手园地 那个叫黑的人 2018-9-10 0 187 那个叫黑的人 2018-9-10 19:12
那thoughput和latency的关系是什么?
UGTEhpHough
新手园地 一片混沌 2018-9-10 0 336 一片混沌 2018-9-10 20:04
在线客服