标签: | verilog 串口波特率算法问题 | FPGA论坛 | gd973zr 2010-3-27 | 3 3694 | 16ysa 2010-3-29 11:01 |
|---|---|---|---|---|
spb 16.2
|
电路赏析 | nathon 2009-10-24 | 6 2254 | june4th 2010-3-5 21:24 |
| 怎样利用ise软件中的core generator实现已有的模块下载? | EDA 技术 | hont124 2008-3-28 | 0 1633 | hont124 2008-3-28 14:09 |
| 对于在ISE中使用core generator的问题 | EDA 技术 | like_lk 2008-3-12 | 0 2462 | like_lk 2008-3-12 14:18 |
| 请教电机问题 | 侃单片机论坛 | cyk8 2007-4-26 | 0 1385 | cyk8 2007-4-26 10:28 |
| 哪位能解释一下如何进行internal clock generator trim? | 飞思卡尔 单片机 | MASK9999 2007-1-2 | 2 3888 | imwangyi 2007-1-5 09:25 |
扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号
