综合时选错了速度等级有无影响？
2013-1-20 22:12
- FPGA论坛
- 20
- 4973
到底是直接党还是新党？
我也很直接:handshake
这个好直接。。。
关于FPGA复位电路的设计要点分析（转贴）
2013-1-18 00:29
- FPGA论坛
- 3
- 3535
好东西，谢谢分享
VHDL中integer的综合问题
2013-1-17 20:36
- FPGA论坛
- 26
- 9361
我没表达清楚，应该是用b去表示a的位号，比如a(5)中的5。。。。
谢谢！！
突然想到一种情况，比如说定义了一个信号a是std_logic_vector(7 downto 0)类型的，b是std_logic ...
我比较了一下信号分别为range 0 to 15和range 0 to 10和std_logic_vector(3 downto 0)的综合edf文件，是 ...
我比较了一下输入分别是range 0 to 15和range 0 to 10 和std_logic_vector(3 downto 0)的综合后的edf文件 ...
怎么拿积分
2013-1-15 22:28
- FPGA论坛
- 7
- 1638
比如：你现在可以20分，这样我就可以拿分了
FPGA的学习进阶流程
2013-1-23 22:04
- FPGA论坛
- 20
- 4212
第五，动手调通一块板子。有PCB 设计能力的读者，可自行设计；否则可购买相应的开发板，将上面所有
的硬件 ...
第四，参考赛灵思推出的开发板以及相应的参考设计，这是向高级进阶最有价值的部分。赛灵思在网上针
对每个 ...
第三，熟悉赛灵思 FPGA 芯片，包括不同类型资源的性能特点和使用方法。此时，赛灵思所发布的文档是
首要参 ...
其次，掌握ISE Design Suit 相关软件的使用方法。ISE 软件可以完成设计输入、综合、仿真、实现和下载，
涵 ...
这是从《FPGA开发全攻略》书上截下来的一种进阶路线，觉得挺不错的，和大家共享一下。
从技术层面来讲，可 ...
大三才开始接触FPGA，刚开始学的是verilog；后来学校开课了，老师教的VHDL，就放弃了verilog学习VHDL；后来 ...
alter cpld NC引脚
2013-1-23 22:14
- FPGA论坛
- 18
- 2745
基于Xilinx+ModelSim的FPGA仿真设计
2013-6-20 20:42
- FPGA论坛
- 7
- 2411
FPGA高级设计——时序分析和收敛
2013-2-20 16:16
- FPGA论坛
- 3
- 2239
成功解决FPGA设计时序问题的三大要点
2014-9-16 22:36
- FPGA论坛
- 14
- 2308
总结一下FPGA板的痛苦调试经历，顺便晒板
2015-9-5 21:10
- FPGA论坛
- 78
- 15536
2
3
近期访客