用verilog 写 u（k）=u（k-1）+error 怎么写
2017-1-13 15:20
- FPGA论坛
- 10
- 1598
BEGIN 里的是阻塞赋值， uk_wire在第一个时钟上升沿计算得出100时是会直接给UK，还是在第二个时钟上升沿 ...
嗯 我搞错了， 感觉我这程序不太对啊 ，并不能计算U(K)=U（k-1)+ERROR啊 error值给快了给慢了 结果 ...
把 uk
明白了 十分感谢 把error输入值延迟久一点就不会出现这种问题了
UK的值对了 但是结果不对啊
关于IP核的LPM-add_sub 模块的设置问题，求解答~
2017-1-13 15:32
- FPGA论坛
- 2
- 1398
自顶
2
3
近期访客