xilinx的14.2版，用了一段时间总结
2012-10-26 22:49
- FPGA论坛
- 32
- 8850
嘻嘻，生成RAM后，报错的bug不知解决了没？
如何前期分配IO－xilinx-Planahead
2015-7-7 15:23
- FPGA论坛
- 8
- 3577
结贴啦，嘻嘻
:)
此种情况如何做时序约束
2012-10-9 22:13
- FPGA论坛
- 32
- 5680
还没解决？
FGPA学习很迷茫
2013-2-20 16:21
- FPGA论坛
- 11
- 3542
先理论，在实践，然后理论与实践相结合，FPGA不是单片机DSP类的cpu处理器件，FPGA对数字理论方面和FPGA结结 ...
逻辑基本是自己写HDL，
嵌入式一般指里面用一类cpu的核如ARM,nios,powerPC,MB等
大家能否推荐一颗汽车级别的小资源FPGA或CPLD？
2012-9-29 09:54
- FPGA论坛
- 12
- 2427
楼主咋没消息了哈
:)
1，我不是FAE，如你觉得这颗料适合可以与xilinx在中国的代理联系，他们会给你报价和后续的技术方面支持。 ...
xilinx spartan 6 LX9
多种EDA工具的FPGA协同设计
2013-2-22 15:30
- FPGA论坛
- 5
- 1975
**好像有点老哈，
:lol
ip核生成了一个fifo，不能写入数据
2012-9-27 12:28
- FPGA论坛
- 5
- 1983
rd_en高有较，
:)
ISE这个报警什么原因呢？
2012-9-30 18:28
- FPGA论坛
- 11
- 1772
;P，无图无真像
用FDATool设计FIR低通滤波器参数配置问题？
2012-10-11 22:40
- FPGA论坛
- 11
- 4701
没呢，还在休婚假中，呵呵，
:lol
FPGA加了驱动芯片245后波形有毛刺
2012-10-13 21:02
- FPGA论坛
- 7
- 3289
FPGA驱动电流可调，在IO的约束中设置，
xilinx的为2ma, 4ma, 8ma, 12ma, 24ma 可选
altera的不清楚，查手册 ...
问下大家这个用verlog能实现吗？
2012-10-23 08:25
- FPGA论坛
- 11
- 2141
嘻嘻，相当有难度哈，
对实时性要求有多高？
为什么一定要FPGA实现？
处理的频率大概是多少？
拟用什么型号 ...
数据采集卡的采样率是如何控制的呢？
2012-11-10 21:32
- FPGA论坛
- 27
- 7431
呵呵，楼主这个可调，要明确是FPGA给AD的时钟在变化还是时钟不变只是AD的采样的数据率在变化，两者不同。
1 ...
郁闷！资源装不下了。。。
2012-10-31 11:23
- FPGA论坛
- 42
- 6570
BUFG 100%?
ep3c的PLL1_CLKOUTn脚可以做普通的io吗？
2012-10-24 08:40
- FPGA论坛
- 6
- 2814
datasheet是必需的，
:)
赛灵思 FY13 Q2： 28nm产品销售超2000万美元（ZT)
2012-10-24 16:52
- FPGA论坛
- 2
- 1486
:lol
顶
求助，verilog中多个模块的引用
2012-10-26 08:45
- FPGA论坛
- 6
- 3141
我是不是可以这么理解，你的第一种方法中wave_signal模块是包含在led这个模块中的？
那么有一疑问，wave_si ...
ip核的问题
2012-10-24 23:37
- FPGA论坛
- 7
- 2429
IIC,SPI,UART这些接口，自己写方便，都不是什么难的，且不同芯片时序细节上有所不同
DDR，PCI这些用商家的I ...
2
3
近期访客