请教，用CPLD产生的波形，可否替代晶振？EPM240 + DM642的板子
2012-2-28 17:39
- FPGA论坛
- 18
- 5223
FPGA或CPLD用计数器方式分频出的时钟质量不好，抖动偏移等问题多多(这主要对其结构有关)，建意用独立的可编 ...
乱搞吧，都懂不懂cpld的啊，CPLD、FPGA这类芯片时钟分频用计数器方式，时钟质量如何保证。全在谈功能，光看 ...
ddr2用做视频数据缓存
2012-2-27 15:58
- FPGA论坛
- 5
- 2753
视频的制式是I 还是 P
查查DDR是什么缩写，SDRAM是什么缩写就清楚了。
搞这些都要问，
如何用单片机实现对EPCS4的读写？？？
2012-3-1 22:04
- FPGA论坛
- 7
- 5380
6# ww830107 唉，配置方式细细看看
不同的配置模式，配置方式是不一样的，你说的那种是可以的，但FPGA的配置模式设定的脚要在相应的模式上，FP ...
查看配置模式选择方面资料
做过SDI解音频信号的朋友请进
2017-4-1 14:36
- FPGA论坛
- 53
- 9325
对，普通商用。:lol
:lol，嘻嘻，
往往是视频的问题好解决，而音频的则很麻烦。确实。当年刚工作时就是做的这活，给人擦的屁股 ...
嘻嘻，无线通信
前面就说了，丢数或重复一个数的方法，如果有专业设备测试是可以被了现的，人耳是听不出来 ...
我是10年毕业那年做了大半年，现改行了不在作数字广电了，嘻嘻
嘻嘻，看来楼上也是做数字广电的哈，:handshake
自己写分频，为不用的最多就是计数器式的分频，从27M or 74.25M or 74.25/1.001或更高的148.5M分到精准的 ...
嘻嘻，这就是你设计的问题了，我的只有512，理论上是fifo，实现时不会选fifo，选的是双口RAM。我的做法是如 ...
测试是一般选1K的频率，嘻嘻，差一个数据也能听出来，表怀疑，好几十秒有时好几分钟才会少了一个48K为周期 ...
清音频数据你觉得会清很多吗？只是几W个数才清一个数据，就可以保证速率上在异步fifo的匹配 ...
嘻嘻，听不出来，你听到异常的声音产品测试的就给你pass了
呵呵，又是国半的片子，哈哈哈，老方案了。国半是不是给你们SDI的demo？:lol ...
嘻嘻，我做过解SDI嵌入的4路音频送I2S，没有你想的那么复杂，解出来的信号送异步fifo，然后用I2S的时钟去读 ...
Xilinx携手Digilent共推TTP课程培训及技术沙龙
2012-3-3 23:52
- FPGA论坛
- 26
- 4284
价也太高了点吧，一天2.5K？？？
2
3
近期访客