CWBBest

粉丝 0 | 主题 1 | 回帖 5

模拟电路，华为内部培训教材

2025-8-20 15:50

模拟技术论坛
3680
247225

感谢楼主分享~~~~~~~~~~~~~~~~~

这个latch我怎么也看不出来怎么产生的

2017-10-12 09:06

FPGA论坛
6
2749

那您知道除了：if没写完整，case没写全，变量没有在所有情况下都给予了赋值，这些之外还有哪些情况会产生 ...

双击警告会定位到这儿

他是说data_read_local_n产生了latch。警告提示是这样的：“Warning (10240): Verilog HDL Always Construc ...

2

3

近期访客