我与赛灵思的2012--在领先一代的All Programmable产品中快乐前行
2013-1-5 13:48
- FPGA论坛
- 170
- 16140
V7是呀？
verilog学习五点经验分享
2017-4-16 18:24
- FPGA论坛
- 61
- 20736
5.做逻辑的难点在于系统结构设计和仿真验证
刚去公司的时候BOSS就和我讲，做逻辑的难点不在于RTL级代码的设 ...
FPGA基础知识：详解时钟
2012-12-19 17:50
- FPGA论坛
- 16
- 3031
图15 同步化任意非同源时钟
（一个DFF和后面非门，与门构成时钟上升沿检测电路）
另外，异步信号输入总是 ...
5. 多时钟系统许多系统要求在同一个PLD内采用多时钟。最常见的例子是两个异步微处理器器之间的接口，或微处 ...
3．多级逻辑时钟当产生门控时钟的组合逻辑超过一级(即超过单个的“与”门或“或”门)时，证设计项目的可靠 ...
图5给出一个不可靠的门控时钟的例子。3位同步加法计数器的RCO输出用来钟控触发器。然而，计数器给出的多个 ...
2．门控时钟在许多应用中，整个设计项目都采用外部的全局时钟是不可能或不实际的。PLD具有乘积项逻辑阵列时 ...
基础知识分享：ModelSim和QuestaSim功能简介及应用
2012-12-17 21:22
- FPGA论坛
- 3
- 1903
主要特点：*内建单内核仿真器支持SystemVerilog、verilog、VHDL、PSL以及SystemC。
*内建约束解释器支持Con ...
ModelSim用户界面：
ModelSim设计流程：
ModelSim coverage验证：
ModelSim Dataflow窗口：
QuestaSim ...
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-1-3 22:52
- FPGA论坛
- 5
- 1880
2．4 匹配相乘模块匹配相乘模块主要完成的工作，是把距离脉冲压缩的数据经FFT后的结果与匹配函数对应相乘， ...
2．2 FFT／IFFT模块在FFF／IFFT模块的设计上，为了提高设计的性能，增加设计的灵活性，采用Altera公司于200 ...
1．2 方位脉冲压缩系统的结构实现R-D算法中方位脉冲压缩的思路是先将信号经过FFT变换到频域，然后与匹配函 ...
由于线性调频信号的以上特点，线性调频信号适合实现脉冲压缩，是一种典型的脉冲压缩方法：首先线性调频脉冲 ...
基于赛灵思Spartan－3E FPGA的磁浮轴承控制系统研究
2013-1-12 22:56
- FPGA论坛
- 7
- 1733
4 硬件协同仿真
硬件协同仿真就是在对Matlab—Simulink环境下所设计的算法模型进行仿真后，“System Gen-er ...
在本系统的仿真中，其数字PID使用xilinx提供的模块集(blockset)构建而成，如图6所示。
上述仿真中，偏磁 ...
事实上，轴向磁铁和径向磁铁具有相同的线性化数学模型，只是电流刚度和位移刚度不同，因此，轴向和径向可采 ...
3 磁浮轴承系统仿真一般的磁轴承系统的结构示意图如图1所示，由图可见，轴向磁浮轴承主要借助轴向电磁铁对 ...
2 现场可编程门阵列(FPGA)
FPGA (Field Programmable Gate Atray)是现场可编程门阵列的英文缩写，是可编程 ...
“工欲善其事，必先利其器”--全面认识MicroBlaze开发套件
2013-1-4 22:51
- FPGA论坛
- 5
- 1678
集成部件，出盒即用赛灵思MicroBlaze 开发套件（Spartan-3E 1600E 版）为嵌入式开发集成了完整的环境。该套 ...
软处理和可定制IP 的优点为尽可能地满足项目要求，工程师需要多种选项及灵活性。通过可编程平台和创新型工 ...
2
3
近期访客