T_rui

粉丝 1 | 主题 0 | 回帖 1

verilog如何才能检测边沿信号

2011-10-3 22:21

FPGA论坛
13
5657

reg [2:0] SCLKr; always @( posedge iCLK or negedge Rst_n ) begin if( Rst_n == 1'b0 ) begin SCLKr ...

2

3

近期访客