【分享】+ 高速数据采样系统设计参考：基于ARM+FPGA+AD实现
2017-12-13 22:47
- 德州仪器MCU
- 60
- 11686
请问楼主代码中所用时钟是多少，从仿真中看似乎是33.333M。另外，楼主代码中状态22之后为23，怎么仿真图中 ...
请问楼主代码中所用时钟是多少，从仿真中看似乎是33.333M。另外，楼主代码中状态22之后为23，怎么仿真图中 ...
楼主您好，我最近也要做该ADC的FPGA控制，请问两个问题：1.那个数据采集时间1.8us怎么理解；2.时序图里面的 ...
Xilinx Spartan-3A FPGA 的DDR2接口设计
2013-12-9 15:40
- FPGA论坛
- 3
- 2473
我也是用的MIG生成的，单独用DDR2的话没有问题，但是一旦将其例化，就map不过。有没有大神遇到过 ...
CCS V4 Release模式下编译不成功 求助
2012-7-31 10:50
- DSP 技术
- 7
- 12538
您好，请问如何进入release模式
Release模式下 不执行自定义函数 求助
2012-7-31 10:50
- DSP 技术
- 6
- 4233
您好，请问如何进入release 模式，谢谢
求组：bootloader读不到srec映像信息
2015-11-11 09:39
- FPGA论坛
- 10
- 4469
嗯，好久没来论坛了。问题已经解决，就是你说的大小端的问题。非常非常感谢 ...
您好，我也正在做EDK的上电自启动，每次到了performing query CFI的时候就不动了，或者报错找不到CFI layou ...
2
3
近期访客